AMD FX-8150 et FX-6100, Bulldozer débarque sur AM3+

Publié le 12/10/2011 par
Envoyer Imprimer


Enfin ! Après avoir été repoussée à plusieurs reprises, l'architecture AMD Bulldozer arrive sur le marché. Sa déclinaison AM3+, nom de code Zambezi, prend comme prévu la dénomination commerciale d'AMD FX, un nom qui n'est pas sans rappeler la glorieuse période du K8 durant laquelle AMD mettait à mal Intel et ses Pentium 4. L'AMD FX sera-t-il à la hauteur de son nom ?


Une architecture CMT et haute fréquence
Nous avions consacré un dossier à l'architecture Bulldozer en mai dernier, toutefois il n'est pas inutile de revenir rapidement sur les principales caractéristiques de celle-ci.

La base de l'architecture Bulldozer, c'est l'utilisation de la technologie Cluster Multi-threading (MT). Un processeur 8 cœurs est en fait composé de 4 modules. Au sein d'un module, les deux cœurs se partagent un certain nombre de leurs composants :

- l'étage « front-end » qui regroupe l'unité de fetch (chargement) et de décodage des instructions, ainsi que le cache L1 d'instructions qui est alimenté par ces unités ;
- l'unité de calcul sur les nombres flottants ;
- le cache L2.


Selon AMD, les deux cœurs au sein d'un module obtiendraient 80% de performances de deux cœurs complets, pour d'importantes économies tant en terme de surface sur la puce que de consommation. Beaucoup d'autres modifications ont été apportées, tant au niveau des unités de calculs elles-mêmes que du sous-système de cache, notamment dans l'optique de permettre à l'architecture d'atteindre un haut niveau de fréquence.

Bulldozer supporte de plus 100% des jeux d'instructions x86 actuels, et il est donc compatible avec les dernières versions du SSE4 (4.1 et 4.2) et les instructions AES-NI qui permettent d'accélérer l'encryptage. L'AVX, introduit par Intel avec Sandy Bridge, et ses opérantes de 256 bits est de la partie.


On note également l'apparition de quelques instructions propres, regroupées sous le nom de XOP, FMA4 et CVT16. Ces jeux d'instructions correspondent en réalité au SSE5 (annoncé par AMD en 2007 mais jamais implémenté) adapté au format AVX. XOP opère principalement sur des opérandes entières, FMA4 sur les flottants 128-bits, et CVT16 regroupe des instructions de conversion de flottants haute précision en flottants de moyenne et basse précision. Le FMA4, qui permet de faire une multiplication et une addition en un seul cycle, devrait entre autre permettre des gains lorsqu'il sera utilisé par les logiciels, mais c'est une version différente qui sera utilisée par Intel, le FMA3. AMD suivra Intel dans cette voix et l'architecture Piledriver, évolution de Bulldozer, ce qui laisse des doutes quant à la pérennité du FMA4.
Vos réactions

Top articles