Actualités processeurs

Intel Atom x3, x5 et x7

Publié le 26/02/2015 à 11:44 par / source: Intel
Imprimer

Intel vient d'annoncer que sa gamme de SoC Atom destinée aux tablettes et smartphone allait bénéficier à l'occasion du lancement des versions de 14nm d'un nouveau découpage en terme de dénomination. Intel proposera ainsi des Atom x3, x5 et x7, ce qui n'est pas sans rappeler les Core i3, i5 et i7.

Intel affirme que ce changement est là pour aider le consommateur à comprendre les différents niveaux de performances et être mieux informé lors de l'achat, à l'instar de ce qui est fait sur la gamme Core… dommage que ce discours ne tienne pas 2 secondes au regard du découpage entre Core i3, i5 et i7 sur portable qui masque des différences parfois aussi minces qu'artificielles. Dans un autre style on peut également évoquer au passage le fait que depuis le 22nm et les Bay Trail, les produits à base de l'architecture Silvermont de famille "Atom" sont vendus sous les gammes Celeron et Pentium sur desktop et portables, au même titre que des produits d'architecture plus véloces.

Jusqu'alors ce n'est donc pas vraiment pour aider le consommateur à mieux comprendre les différents niveaux de performances qu'Intel a utilisé les dénominations, mais bien pour lui vendre plus facilement des produits plus rentables. Si Intel souhaite vraiment simplifier les choses pour le consommateur, une meilleure idée serait de diminuer drastiquement le surplus de références qui découle d'une segmentation à outrance de ses gammes.

L'avenir nous dira si les choses changeront avec les Atom 14nm et ce discours bienfaiteur ou si Intel continuera en pratique sur une voie qui reste somme toute logique pour une entreprise. Reste qu'étant donné le manque de pénétration sur le marché de la mobilité d'Intel, si ce n'est côté tablettes mais avec des pertes énormes à la clef, on peut se demander si la dénomination était le problème le plus important des Atom.

AMD lève le voile sur Carrizo côté technique

Tags : AMD; Carrizo; Carrizo-L; Zen;
Publié le 24/02/2015 à 01:45 par
Imprimer

AMD dévoile de nombreux détails sur son APU Carrizo à l'occasion de l'ISSCC 2015, une conférence annuelle dédiée aux circuits intégrés se déroulant à San Francisco cette semaine. Pour rappel, les grandes lignes des informations dévoilées ici avaient déjà fuité en novembre dernier. Une partie des informations de la présentation est contenue dans la présentation AMD ci-jointe, d'autres détails sont exclusifs à la présentation faite lors de l'ISSCC.

 
 

Carrizo est ainsi une puce de 244,62mm² intégrant 3,1 milliards de transistors gravés en 28nm, un gain en densité important puisque Kaveri n'était qu'à 2,41 milliards de transistors pour 245mm². Ce gain en densité est entre-autre lié au gain de place sur la partie x86 du fait de l'utilisation de règles de design inspirées du monde GPU et destinées à prioriser la densité et la consommation, quitte à avoir une montée en fréquence moins optimale.

Le gain est énorme en terme d'espace puisque de l'ordre de 35% à 38% sur certaines zones. Au final, et hors cache L2, un module Excavator (2 cœurs) occupe 23% moins d'espace qu'un module Steamroller avec seulement 14,48mm² alors qu'il passe de 86 à 102 millions de transistors. Cette hausse est liée à des modifications permettant d'augmenter l'IPC, AMD faisant état d'un gain de 5%, notamment avec un doublement du cache L1 data qui passe de 16 à 32 Ko par cœur. Qui dit hausse de la densité dit également hausse de la densité thermique, pour contrecarrer ce phénomène AMD à intercalé entre les deux modules Excavator le contrôleur mémoire qui a tendance à moins s'échauffer.

La partie GPU n'est pas dénuée d'amélioration puisque AMD utilise désormais le 28nm de manière à obtenir des transistors avec des courants de fuite plus faibles, quitte à atteindre des fréquences moins importantes. Cela permet à AMD d'annoncer une fréquence 10% supérieure au sein de la même enveloppe thermique ou une consommation inférieure de 20% à la même fréquence. Le GPU dispose de plus d'une alimentation dédiée (VDDGFX), qui vient s'ajouter à VDDCPU et VDDNB qui sont respectivement pour les modules x86 et le chipset intégré.


Puisqu'on parle de la tension, AMD intègre un mécanisme visant à adapter très rapidement, en moins de 1ns, la fréquence CPU ou GPU en cas de chute de la tension d'alimentation. Ceci permettrait d'utiliser une marge de sécurité moins importante vis à vis de la tension et de gagner environ 5% de fréquence à tension égale, AMD annonçant des gains de consommation pouvant atteindre 19% côté CPU et 10% côté GPU. Ce n'est pas la seule amélioration dans la consommation puisque les cœurs Excavator intègrent la technologie AVFS (adaptive voltage-frequency scaling). Il s'agit d'une dizaine de capteurs qui sont capables de détecter quand le processeur est proche de faire des erreurs de calcul, sans en être encore à ce stade, et qui remontent alors à une unité dénommée SMU (pour system-management unit) des informations sur la tension, la fréquence et la température. Sur la base de ces statistiques, cette unité se charge alors de créer et maintenir une table de fréquence / tension optimale pour chaque exemplaire de Carrizo.

Si 32 des 690 millions de transistors supplémentaires sont utilisés côté x86, le reste est dédié à des améliorations sur les cœurs GCN pour le HSA, un décodeur vidéo amélioré supportant le H.265 (mais AMD ne précise pas encore si le 10-bit est pris en charge), un doublement de l'encodeur vidéo ce qui permet d'aller 3.5x plus vite que sur Kaveri (il est question de 9 flux 1080p à 30 fps en H.264). Enfin Carrizo est désormais un SoC complet et intègre un FCH (southbridge) qui n'est pas détaillé officiellement ici mais qui devrait entre autre gérer 4 USB 3.0, 4 USB 2.0 et 2 SATA 6 Gbs. Son intégration dans la puce fait que sa consommation est probablement incluse dans le TDP et qu'il est gravé en 28nm alors que ces puces ont traditionnellement plusieurs process de retard. Pour rappel Intel utilise sur Broadwell 14nm en version BGA une puce PCH séparée gravée en 32nm, au contraire de Bay Trail-D et son successeur Braswell qui sont eux des SoC à l'instar de Carrizo.

L'A70M utilisé avec Kaveri était gravé en 65nm et avait un TDP de 4,7w pour une consommation au repos de 750mW, cette intégration devrait donc nettement améliorer la consommation en charge comme au repos. AMD ajoute d'ailleurs sur ce SoC la gestion d'un nouveau mode de veille qui permet d'avoir une consommation très basse, proche du S3 (suspend to ram) avec moins de 50 mW sur l'APU mais avec une sortie de veille encore plus rapide ce qui permet au système d'utiliser ce mode plus régulièrement, par exemple pour le Connected Standby. La sortie de ce mode S0i3 est par contre bien plus lente que chez Intel, moins de 500ms contre 3.1ms sur Haswell notamment grâce au régulateur de tension intégré, ce qui empêchera le système d'exploitation d'utiliser aussi souvent que sur Haswell.

Au final les diverses améliorations permettent à AMD d'annoncer que son SoC Carrizo, qui sera décliné dans des versions 12 à 35 watts alors que Kaveri allait de 17 à 35 watts, disposera de cœurs x86 avec une consommation en baisse de 40% par rapport à Kaveri, contre 20% de mieux pour les unités GCN, ce qui devrait permettre d'avoir des fréquences et donc des performances en hausse avec ces enveloppes thermiques réduite, ce malgré les gains modérés côté IPC... et la finesse de gravure qui reste en 28nm ! Les équipes n'ont pas manqué d'ingéniosité pour arriver à un tel tour de force, tout en intégrant des nouveautés telles que le FCH intégré sans augmenter la taille et donc le coût de la puce. Afin de pouvoir continuer de lutter contre un Intel qui dispose désormais de deux générations de process d'avance, de telles avancées étaient absolument nécessaires et l'avenir nous dira si elles sont suffisantes en pratique. Les portables Carrizo devraient pour rappel débarquer aux alentours de la mi-2015, nous avions pu observer un prototype lors du CES en début d'année.

Nous finirons par une petite digression sur Carrizo et le FM2+. Comme indiqué il y a un mois, cette version n'est plus à l'ordre du jour, et cette présentation donne des détails sur ce sujet puisqu'on voit bien que les optimisations visent la plage de consommation du SoC BGA, au dépend de celle utilisée sur FM2+, si bien que la décision de ne pas décliner Carrizo sur FM2+ ne semble pas dater d'hier. Ainsi si Excavator apporte des gains à 5, 10 ou 15 watts de consommation par module, arrivé à 20 watts l'écart se réduit à peau de chagrin et l'avantage repasse probablement à Steamroller au delà de 25 watts. Même avec le gain d'IPC de 5% le compte ne doit pas y être lorsqu'on est à 30 ou 40 watts par module comme c'est le cas sur les Kaveri FM2+. Au-delà de ça, Carrizo tel qu'il nous est présenté n'aurait pas forcément pu fonctionner sur FM2+ puisque l'intégration d'une tension spécifique pour le GPU implique des modifications au niveau de l'étage d'alimentation des cartes mères. Peut-être qu'AMD aurait pu passer outre, mais se pose alors le problème d'utiliser un FCH externe au lieu du FCH interne, sans parler des lignes PCIe Gen3 moins nombreuses puisqu'elles sont a priori de 8 sur Carrizo. Pour les vraies nouveautés en desktop (passons sur Godavari) il faudra donc attendre 2016 et la prochaine architecture x86 AMD dénommée Zen. Vivement !

Intel densifie sa SRAM 14nm et parle du 10 et 7nm

Tags : 10nm; 16/14nm; 7nm; ASML; Intel;
Publié le 23/02/2015 à 14:25 par
Imprimer

Intel profite de la conférence ISSCC (International Solid-State Circuits Conference) qui se tient cette semaine à San Francisco pour effectuer plusieurs annonces autour de ses process de fabrication. Le constructeur a donné à la presse un avant-goût de ses annonces, deux d'entre elles ont particulièrement retenu notre attention.

En premier lieu on retiendra la présentation d'un bloc de SRAM particulièrement optimisé pour la densité avec une taille de cellule de seulement 0.0500 µm², un record. Il s'agit d'une amélioration importante par rapport à la dernière présentation du constructeur qui évoquait des tailles de cellules de 0.0588 µm² lors du dernier IEDM fin 2014.


Il s'agit en pratique d'une puce de 84 Mbit (10,5 Mo) de SRAM optimisée pour un fonctionnement à 1.5 GHz à 0.6 Volts, même si en montant la tension d'activation à 1 Volt on peut atteindre 3 GHz. Si elle montre le bond en avant en densité lié au process, cette annonce tient surtout de la performance technique, le constructeur annonçant souvent des cellules de SRAM spécialisées et différentes de ce que l'on retrouve dans les produits commerciaux. Le constructeur avait ainsi annoncé pour le node 22 nm des cellules de 0.092 µm² optimisées pour la densités, mais ce sont des cellules de 0.108 µm² optimisées cette fois ci pour leur rapport performance/puissance qui sont utilisées dans les processeurs.

On retiendra enfin la description des challenges rencontrés au delà du 10 nm. Intel se félicite tout d'abord d'avoir atteint un coût par transistor plus faible qu'attendu sur le 14 nm, un chiffre toujours difficile à mettre en perspective qui plus est cette fois-ci avec les retards engendrés et les lancements décalés !

 
 

En ce qui concerne le 10nm, il semblerait que le constructeur ait - sans surprise - opté pour sa solution à lithographie à immersion « classique » en 193nm, et non pour une solution EUV comme Mark Bohr nous l'avait déjà indiqué en 2012 à l'occasion d'une interview. En fin d'année dernière TSMC avait également indiqué que l'EUV ne serait pas a l'heure pour leur propre process 10 nm.

Intel ne s'est pas encore étendu sur les changements techniques de son process 10 nm mais il avait été évoqué précédemment un recours plus fort au multiple patterning (exposition multiples). Déjà utilisé sporadiquement sur certaines couches critiques, son utilisation devrait être généralisée.

En ce qui concerne le 7 nm, un changement de la forme des structures (remplacer par exemple les FinFET par des microfils) et des matériaux utilisés (par exemple Arséniure de Gallium-Indium [InGaAs] ou Phosphure d'Indium [InP]) est envisagée mais Intel n'est pas encore prêt a livrer les détails de sa recherche.

On notera enfin que le constructeur indique avoir appris de ses problèmes concernant le 14 nm en ajoutant de nouvelles procédures internes pour détecter les problèmes rencontrés, particulièrement autour des masques qui semblent avoir posé beaucoup de problèmes au constructeur et être en partie coupable des retards. Le fondeur annonce qu'il a pour objectif d'avoir une transition vers le 10nm deux fois plus rapide que celle du 14nm, mais vu l'introduction de produits 14nm au compte-goutte 18 à 24 mois après le passage au 22nm on ne sait pas vraiment quels sont l'intervalle et la date de départ pris en compte pour le 14nm. Toujours est-il que le 10nm devrait pour sa part débarquer en 2016 !

Skylake lancé entre août et octobre

Publié le 16/02/2015 à 11:09 par
Imprimer

On en sait encore un peu plus sur la fenêtre de lancement des futurs Skylake-S qui débarqueront cette année sur LGA 1151. Cet extrait de documentation Intel publié sur VR-Zone fait ainsi état d'un lancement prévu entre août et le octobre 2015.


Plusieurs déclinaisons sont prévues, à commencer par du 4 cœurs en 95W, 65W et 35W. En 95W il est question de "K", c'est-à-dire avec coefficient débloqué pour l'overclocking. Des versions 2 cœurs sont également mentionnées, avec des TDP de 65W et 35W. Dans les deux cas c'est un iGPU de type GT2 qui sera intégré, avec a priori 24 Executions Units. Les versions GT3 et GT4, qui devrait embarquer 48 et 72 unités, seraient donc réservées aux portables.

ARM annonce Cortex-A72, Mali-T880 et CCI-500

Publié le 05/02/2015 à 12:07 par
Imprimer

La société ARM vient d'annoncer un nouveau design de processeur basé sur son architecture ARMv8-A, baptisé Cortex-A72. Pour rappel, ARM est une société qui fournit à ses clients différents types de services. ARM définit ainsi des architectures (comme le ARMv8-A qui apporte un jeu d'instruction 64 bits) et propose également ses propres designs de processeurs basé sur ses propres architectures (les gammes Cortex). Si certains de ses clients disposent d'une licence « architecture » qui leur permet de créer leurs propres implémentations de processeurs (c'est notamment le cas de Qualcomm avec ses Krait, d'Apple avec ses A7/A8 et plus récemment de Nvidia avec son annonce autour de Denver), la majorité des clients (y compris ceux qui disposent d'une licence architecture) utilise les designs de processeurs Cortex qu'il peuvent ajouter dans leurs propres SoC en les accolant à un GPU et d'autres blocs fonctionnels.

 
 

ARM avait annoncé en 2012 ses Cortex A50 destinés spécifiquement aux process 20nm et de nombreux SoC ont été annoncés autour de ces cores (y compris par AMD) même si la disponibilité de ces derniers reste limitée à quelques références aujourd'hui.

Pour le Cortex-A72, il s'agit d'un design « big » dans le langage ARM (hautes performances) qui vient faire suite au Cortex-A57 et qui a pour but de se retrouver dans les smartphones haut de gamme, tablettes et « autres périphériques mobiles à large écran ». Il est cette fois ci destiné aux process 16nm, ARM mentionnant même à plusieurs reprises le 16nm FinFet+ de TSMC. Côté détails sur l'implémentation, il faudra attendre encore : ARM n'ayant rien communiqué de précis au-delà des tailles des caches qui restent identiques à celles des Cortex-A57. Côté performances, le constructeur évoque une augmentation de 84% par rapport à l'A57 dans une enveloppe thermique équivalente ce qui laisse penser qu'il ne s'agit d'un peu plus qu'un simple die shrink de l'A57. ARM évoque des fréquences pouvant monter à 2.5 GHz dans une enveloppe thermique « mobile ».

On notera que contrairement à l'annonce des A50, ARM n'annonce pas de core basse consommation (« LITTLE », des cores utilisant une architecture in order ou les instructions sont exécutés sans réordonnancement, contrairement aux architectures out of order utilisées sur les cores « big » où sur les processeurs x86 modernes) et il faudra dans un premier temps appairer des cores Cortex-A53 pour réaliser des SoC big.LITTLE. On soulignera par contre qu'ARM annonce une nouvelle version de son interconnexion système (Cache Coherent Interconnect) qui améliore de 30% les performances mémoires et permet désormais d'interconnecter jusque quatre groupes de cœurs (une architecture big.LITTLE en interconnecte deux).


Une nouvelle référence de GPU baptisée Mali-T880 vient également s'ajouter à la gamme des designs proposés par ARM. A l'image du Cortex-A72 il s'agit là aussi d'un design fait pour le 16nm. On y retrouve une architecture proche voir identique à celle du Mali-T860, précédent haut de gamme, avec toujours 16 « cœurs » graphiques. La fréquence évolue par contre à la hausse passant de 650 à 850 MHz ce qui vaut des performances annoncées de 1700 Mtriangles/s et 13.6 Gpixels/s (contre 1300 Mtriangles/s et 10.4 Gpixels/s pour le Mali-T860).

Plusieurs partenaires comme HiSilicon, MediaTek et Rockchip ont déjà pris la licence pour ce nouveau core qui devrait débarquer en 2016 dans des implémentations SoC selon ARM.


Top articles