Les contenus liés au tag AMD

Après avoir annoncé les versions mobiles en juin, AMD lance aujourd'hui la version desktop de ses APU de "7ème génération", les Bristol Ridge. Le lancement s'est fait par le biais d'un simple communiqué de presse  en ce jour férié aux Etats-Unis.

Le lancement est pourtant important puisque c'est en simultanée la première apparition de la nouvelle plateforme AM4 d'AMD, qui acceuillera non seulement les Bristol Ridge, mais également les Zen Summit Ridge. Une apparition toute relative puisque ce lancement est réservé aujourd'hui uniquement aux OEM.

Par rapport aux APU desktop précédentes (Kaveri/Godavari), on trouve un peu plus de changement que côté mobile, en grande partie parce que Carrizo (duquel Bristol Ridge est très très proche) n'avait pas été décliné sur le socket FM2+.

On reste bien entendu sur l'architecture Bulldozer, mais dans sa version Excavator contre SteamRoller précédemment, tandis que côté graphique on passe à la version 3 de GCN. De quoi proposer des gains d'efficacité par rapport a Kaveri... lancé début 2014.

Cela permet à AMD de faire baisser le TDP : bien que l'on reste en 28nm, ces nouvelles APU sont annoncées pour 65 watts. Le modèle le plus haut de gamme, l'A12-9800 est cadencé à 3.8/4.2 GHz pour ses deux modules (4 coeurs), et 1108 MHz pour les 8 CU côté graphique. Des versions 35 watts sont également lancées.

Les Bristol Ridge sont pour rappel des SoC et intègrent entre autre 8 lignes PCIe Gen3, la gestion de quatre ports USB 3.0 ainsi que 2 SATA et deux lignes PCIe Gen3 supplémentaires pouvant être utilisées pour des ports NVMe. AMD lance en simultanée deux chipsets, les A320 (!) et B350 qui rajoutent des ports USB, y compris des ports 3.1 ainsi qu'un plus grand nombre de ports SATA et de lignes PCIe. Un modèle spécifique "Enthusiast" sera annoncé plus tard, on l'imagine à l'occasion de la sortie de Zen.

AMD indique que ces puces seront disponibles dans un premier temps uniquement dans des configurations HP et Lenovo, et que d'autres OEM suivront.

Le communiqué de presse évite par contre la question d'une disponibilité de ces puces en dehors des OEM, ce qui élude la question du prix (la liste de prix d'AMD  n'a pas encore été mise à jour au moment ou nous écrivons ces lignes).

Vous pouvez retrouver l'intégralité de la présentation ci-dessous :

 

 

AMD vient d'annoncer par un communiqué avoir négocié un sixième amendement de son contrat cadre les liant à GlobalFoundries. Pour rappel, AMD avait transféré fin 2008 son activité fabrication (ses usines) dans une nouvelle entité (FoundryCo) détenue à l'époque en partie par AMD (44%) et par ATIC, un fond souverain d'Abu Dhabi. Une société que l'on connaît désormais commercialement sous le nom de GlobalFoundries, et qui est, depuis 2012, complètement indépendante d'AMD.

En 2009, AMD et FoundryCo (que l'on appellera GloFo par la suite pour simplifier, même si tous les accords sont encore aujourd'hui signés au nom de FoundryCo) avaient signé un accord cadre, appelé Wafer Supply Agreement. Cet accord obligeait AMD a acheter un certain volume de wafers (les galettes de silicium qui servent à la fabrication des puces) chez GlobalFoundries, avec des exclusivités pour tout ce qui concernait les CPU (MPU dans les documents), ainsi qu'un "plan" pour la fabrication exclusive à terme de GPU.

L'accord n'est pas totalement public, les très curieux pourront en retrouver une version sur le site de la SEC américaine . De nombreux détails confidentiels n'apparaissent pas. Le contrat court au minimum jusque mars 2019 et au maximum jusqu'en 2024.

Si l'accord est souvent décrit comme un poids pour AMD, on notera que le contrat dispose d'un grand nombre de clauses contraignantes pour son partenaire, concernant par exemple les yields, et le développement de nouveaux process. Et si les exclusivités indiquées plus haut sont dans le document, des mécanismes de "second source", autorisant AMD a aller fabriquer un certain volume de puces chez un concurrent de GloFo dans certaines conditions, particulièrement en cas de défaillance sur certains points techniques.

Reste qu'au fil des années, AMD et GloFo ont amendé ces accords, d'abord en 2011  en changeant les modalités de paiement sur le 32nm (paiement par puce fonctionnelle au lieu d'un prix fixe par wafer, pour tenter de compenser les mauvais yields de l'époque). En 2012, le second amendement  au contrat repassait à un prix par wafer, mais levait certaines exclusivités sur la fabrication d'APU (pour un coût élevé de 703 millions de dollars).

L'amendement signé fin 2012  était beaucoup plus tendu, insistant sur les obligations d'AMD à utiliser GlobalFoundries, et forçant AMD a payer des pénalités (de 320 millions de dollars) pour ne pas avoir utilisé tout le volume négocié lors du précédent amendement. L'accord de volume est en effet de type take-or-pay, un volume de wafers est défini au début d'une période et si AMD ne fait pas produire ce volume, il doit payer des pénalités équivalent au prix des wafers qu'il aurait du commander.

Le quatrième amendement  signé en mars 2014 prévoyait encore une fois de pousser la transition des APU consoles et des GPU vers GloFo. Le dernier amendement en date  avait été signé en avril 2015 et montrait une fois de plus la tension entre les deux sociétés, la question de la fabrication des APU des consoles par TSMC semble au coeur du malaise, le document accuse aussi AMD d'avoir "renommé" certains produits par rapport à l'accord précédents pour se défaire de ses obligations (la partie rédigée de l'accord indiquerait, pour chaque produit, si l'exclusivité de GlobalFoundries s'applique ou non).

GlobalFoundries est bien entendu loin d'être innocent dans ces problèmes même si cela ne se lit pas dans les amendements ou AMD est quasi systématiquement pointé du doigt. On se souviendra de l'incapacité de GloFo a mettre au point ses process 20nm et 14nm, optant au final pour prendre sous licence le process 14nm de Samsung fin 2014.

Polaris P10, GPU fabriqué par GlobalFoundries

Les tensions semblaient cependant s'amenuiser ces derniers mois, AMD validant fin 2015 le process 14nm de son partenaire. On aura même vu arriver - enfin - des GPU fabriqués chez GloFo avec les Polaris/RX 480, ce qui laissait penser qu'AMD aurait un peu moins de mal a tenir les volumes d'achats imposés par le contrat cadre.

C'est dans ce contexte qu'AMD et GlobalFoundries viennent donc d'annoncer le sixième amendement au Wafer Supply Agreement. Plutôt que de renégocier tous les ans l'accord, cet amendement porte pour une période de cinq années, allant de janvier 2016 jusqu'au 31 décembre 2020 (soit au delà de la date théorique minimale de fin du contrat).

 

 

Le texte complet n'est pas encore disponible sur le site de la SEC, on se contentera donc de la présentation d'AMD à ses investisseurs que vous pouvez retrouver ci-dessus.

Le premier point à noter est que le modèle take-or-pay est enfin mis de côté. Il est remplacé par des "objectifs" d'achats annuels qui ont, qui plus est, été revus à la baisse. Ces objectifs étaient de 1.2 milliards de dollars en 2014 et 1 milliard en 2015, des chiffres complexes a atteindre pour le constructeur qui aura enchaîné les pénalités ces dernières années.

Pour 2016, l'accord prévoit seulement 650 millions de dollars, un chiffre beaucoup plus raisonnable, et les objectifs augmenteront annuellement, dans une proportion pour l'instant non indiquée. Les pénalités ne porteront que sur une portion de l'objectif non tenu (et non la totalité, comme dans un accord take-or-pay).

En ce qui concerne le coût des wafers, ils seront fixes pour 2016 et un système est mis en place pour les recalculer chaque année. GlobalFoundries et AMD collaboreront pour le développement du 7nm même si en pratique aucun détail n'est donné.

AMD s'offre également plus de flexibilité, les exclusivités dont nous parlions dans les amendements précédents semblent (au moins en partie) levées et AMD pourra choisir librement de fabriquer des puces, par exemple, chez TSMC.

GlobalFoundries ne fait bien évidemment pas ces concessions gratuitement. AMD va effectuer un paiement de 100 millions de dollars à son partenaire (sur quatre trimestre à compter du dernier trimestre 2016) et va également donner un mandat d'achat de 75 millions d'actions à une filiale de Mudabala (le nouveau nom d'ATIC, maison mère de GlobalFoundries). Le coût de l'opération est de 235 millions de dollars et empeche Mudabala de prendre une participation dans le capital d'AMD de plus de 20%.

Dernière concession faite par AMD, et non des moindres, la société devra effectuer un paiement à GlobalFounrdies chaque trimestre, sur ses volumes de productions effectués chez ses concurrents (comme TSMC ou Samsung). Le montant à payer n'est pas précisé.

En résumé...

Sans les détails exacts, il est très difficile de porter un jugement définitif sur l'accord, mais un certain nombre de points semblent aller dans le bon sens pour AMD.

Si la société avait jusqu'ici continué à utiliser TSMC pour la fabrication de GPU et de certains APU, cela était surtout lié à l'incapacité de GlobalFoundries de tenir ses engagements techniques. Sur le 14nm, les choses ont changées, ce qui nous a valu l'arrivée des Polaris, fabriqués chez GlobalFoundries. L'existence des clauses d'exclusivités risquaient d'empêcher AMD de facto à utiliser TSMC pour la fabrication de GPU.

Ce nouvel accord permet donc a AMD de choisir un peu plus librement entre GlobalFoundries et TSMC pour certains produits, ce qui ne peut qu'être une bonne chose. Devoir effectuer un paiement chaque trimestre sur la fabrication de puces chez TSMC jouera sur les marges d'AMD, mais cela reste un moindre mal à nos yeux, au moins pour le court terme. Cumulé aux pénalités réduites et aux objectifs d'achats revus à la baisse, on pourrait penser à priori que sur un pur plan financier, l'accord semble avantager un peu plus AMD que les accords précédents, quasi à sens unique.

Il ne faut pas oublier que si les choses se sont apparemment arrangées techniquement pour le 14nm chez GlobalFoundries, c'est avant tout grâce à la licence prise chez Samsung. Et pour le 7nm (GlobalFoundries saute pour rappel le 10nm), il s'agira à nouveau d'un développement interne. En cas de retards de GlobalFoundries sur le 7nm (ce qui, une fois de plus, est loin d'être impossible), AMD devrait pouvoir déporter plus facilement sa production chez TSMC (ou éventuellement Samsung) plutôt que de se retrouver lié par les clauses d'exclusivité.

AMD a mis en ligne une nouvelle version de ses pilotes pour cartes graphiques. Au rang des nouveautés, cette version 16.8.3 rajoute des profils Crossfire pour Deux Ex : Mankind Divided ainsi que pour la beta de Battlefield 1.

Le constructeur dit également avoir corrigé l'apparition intermittente d'écrans noirs ou colorés sur certaines RX400 durant les sessions de jeux.

Le téléchargement s'effectue comme d'habitude sur le site d'AMD .

Si AMD vise actuellement l'entrée et le moyen de gamme avec ses puces Polaris 11 et 10, il compte bien adresser un niveau de performance plus élevé avec une puce combinant 14nm et HBM2 dénommée Vega.

Dévoilé en mars 2016 cette génération était alors annoncée pour début 2017. Depuis des médias avaient relayés des rumeurs faisant état d'une sortie anticipé, mais une présentation d'AMD faite aux investisseurs ce mois confirme que le lancement de Vega est prévu pour le premier semestre 2017. Patience est mère de vertu !

La conférence Hot Chips qui se tenait la semaine dernière a donné lieu a d'autres annonces intéressantes que nous avons essayé de regrouper dans cette actualité !

Rajouter des tiers de mémoire côté serveur

On avait déjà noté un peu plus tôt la volonté de rajouter de la mémoire HBM à divers endroits, et même la volonté de Samsung de travailler sur une version moins onéreuse, mais l'on rajoutera ce slide issu d'une présentation d'AMD qui rappelle les objectifs de la société côté serveurs, prenant pour le coup l'exemple du big data

On s'attardera sur le graphique à droite qui pointe l'ajout d'une mémoire intermédiaire côté CPU, type HBM ou HMC (AMD misera plutôt sur la HBM pour les déclinaisons serveurs de Zen), et aussi l'utilisation de NVDIMM pour s'intercaler avant un SSD. Il faudra attendre encore un peu pour voir comment seront déclinées ces technologies, mais il est intéressant de noter la manière dont les avancées côté mémoire sont mises en avant, parfois un peu trop tôt comme l'a fait Intel avec 3D XPoint, dans toute l'industrie.

Quelques détails de plus sur SVE

Chez ARM, outre une présentation de Bifrost côté GPU dont on vous avait déjà parlé, l'annonce principale concernait SVE, la nouvelle extension vectorielle introduite par la société.

Le premier partenaire annoncé par ARM est Fujitsu, qui mettra au point des processeurs ARMv8 avec extension SVE pour le futur supercalculateur japonais Post-K. Fujitsu a donné quelques détails, indiquant par exemple que les unités vectorielles auraient une largeur de 512 bits sur ses puces.

 

 

Chez ARM, le constructeur présente plusieurs benchmarks assez théoriques, on notera surtout sur les barres grises les améliorations qui ont été effectuées côté auto-vectorisation, c'est a dire la capacité du compilateur à utiliser des instructions vectorielles pour extraire du parallélisme. ARM devrait proposer dans les semaines qui viennent des patchs pour les différents compilateurs open source, incluant LLVM et GCC.

Le Samsung M1, un timide premier pas

La particularité de l'écosystème d'ARM est que les partenaires peuvent soit utiliser des coeurs "clefs en main", développés par ARM (les gammes Cortex, comme par exemple le Cortex A57), ou créer leurs propres implémentations de l'architecture ARM (qui restent compatibles, tout en étant différentes, à l'image des processeurs d'AMD et d'Intel qui diffèrent bien que restant compatibles). Plusieurs sociétés disposent de licences "architecture" qui permettent de créer ces puces, Apple étant jusqu'ici la société la plus à la pointe sur armv8 même si de nombreuses sociétés proposent tour à tour leurs architectures.

Parmi les nouveaux venus, il y a Samsung qui s'est lancé lui aussi dans le design d'une architecture armv8 custom pour ses Exynos M1. A la tête du projet, on retrouve Brad Burgess qui était architecte chez AMD pour les Bobcat. Il aura même été rejoint un court instant par Jim Keller (K8 chez AMD, A7 chez Apple, puis Zen chez AMD), qui n'est cependant pas resté très longtemps chez Samsung et qui n'aura probablement pas eu un grand impact. Le projet aura nécessité trois années, et en soit arriver a produire quoique ce soit du premier coup en un temps si court est un exploit.

Côté architecture, Samsung indique utiliser un perceptron  (un réseau de neurones simple) au niveau de ses mécanismes de prédiction de branches. Deux branches sont considérées par cycle, mais il est difficile d'estimer quoique ce soit sur l'éventuelle efficacité.

Quatre instructions peuvent être décodées/dispatchées par cycle aux unités d'exécutions qui sont regroupées sur sept files. On note deux files dédiées aux écritures mémoires, trois aux opérations mathématiques simple (avec un port sur lequel sont ajoutés les multiplications/divisions) et une aux branchements. Les opérations en virgules flottantes sont regroupées séparément avec un scheduler unique pour deux files. Samsung annonce 5 cycles pour effectuer une opération FMA.

Dans une configuration quatre coeurs, le M1 dispose de 2 Mo de cache L2 coupé en quatre blocs, les coeurs accèdent au L2 via une interface commune. On appréciera aussi les schémas très spécifiques que propose Samsung, pas vraiment avare de détails techniques.

Reste qu'en pratique, les benchmarks mis en avant par Samsung ne sont pas forcément très convaincants. Avec 200 MHz de plus, sur un coeur, un M1 propose 10% de performances en plus qu'un Cortex A57 à consommation égale, ce qui est tout de même très peu. Samsung fait beaucoup mieux sur les opérations mémoires (c'est relativement facile, on l'a évoqué de nombreuses fois, les contrôleurs mémoires ARM ne sont pas particulièrement véloces/adaptés aux hautes performances), mais n'en tire pas particulièrement profit hors des benchmarks théoriques.

La présentation se termine en indiquant que ce n'est qu'un premier pas pour Samsung et que d'autres designs sont en cours d'élaboration. En soit si les performances ne vont pas révolutionner le monde des SoC ARM, Samsung a au moins une base de travail qu'ils pourront faire évoluer par la suite. A condition évidemment que Samsung continue d'investir sur le sujet dans les années à venir !

Les curieux pourront retrouver la présentation en intégralité ci dessous :

 

 

Parker/Denver 2 : design asymétrique

Nvidia était également présent à Hot Chips, donnant quelques détails sur son futur SoC baptisé Parker. Ce dernier est annoncé comme crée spécifiquement pour le marché automobile avec des fonctionnalités dédiées à ce marché. On ne sait pas si le constructeur le déclinera en d'autres versions plus génériques.

Les détails techniques ne sont pas particulièrement nombreux, on notera côté SoC que l'encodage 4K est désormais accéléré à 60 FPS, que l'on peut contrôler jusque trois écrans en simultanée, et que le contrôleur mémoire passe sur 128 bits (contre 64 précédemment). Côté GPU, Parker utilisera une version dérivée de son architecture Pascal.

 

 

C'est du côté CPU que les choses sont les plus originales, après avoir utilisé son architecture Denver sur les TK1, puis être revenu aux Cortex A57 sur les TX1, Nvidia propose une architecture asymétrique avec deux coeurs "Denver 2" (sur lesquels aucun détail n'aura été donné, à part un gain performance/watts de 30% donné sans précision sur les process comparés) et quatre coeurs Cortex A57. Ce n'est pas la première fois que l'on voit des configurations originales, durant Hot Chips, le taiwannais MediaTek présentait un SoC 10 coeurs avec quatre coeurs Cortex A53 à 1.4 GHz, quatre coeurs Cortex A53 à 2 GHz, et deux coeurs Cortex A72 à 2.5 GHz !

Dans le cas de MediaTek, l'idée est de proposer différentes options à différents niveaux de consommation. Pour ce qui est de Nvidia, le choix est différent, le Cortex A57 étant "haute performance" contrairement aux A53 de MediaTek. Il faut dire surtout que le marché visé, l'automobile, n'a pas les mêmes contraintes de consommation que le marché mobile. Reste que Nvidia se doit de gérer cette asymétrie avec un scheduler qui doit décider sur quel coeur placer les threads, ce qui n'est pas particulièrement simple. On notera que chaque groupe de coeurs dispose de son propre cache L2 de 2 Mo.

Côté performances, Nvidia avec ses 6 coeurs se présente comme moitié plus rapide qu'un A9X d'Apple en deux coeurs. Le graphique mélangeant des puces à TDP différents (on y retrouve des puces pour smartphones et pour tablettes), on admettra que la comparaison n'est pas faite à TDP identique.

TSMC parle de ses packages InFo

Une des nouveautés présentées cette année par TSMC est la disponibilité d'un nouveau type de packaging, l'InFo-WLP. L'idée est de permettre de relier plusieurs dies en les "moulant" dans un substrat commun très fin qui contient également les interconnexions entre les puces. Il s'agit d'une version à cout beaucoup plus faible que les interposer (utilisés par exemple par AMD pour Fiji).

La présentation de TSMC est dédiée aux interconnexions entre les puces, et présente une puce 16nm reliant un SOC à une puce mémoire avec une bande passante de 89.6 Go/s sur 256 bits, le tout avec une consommation très réduite.

En plus de la solution présentée qui évoque le cas simple d'une puce mémoire et d'un Soc, TSMC évoque la solution comme permettant un jour de relier également plusieurs dies de logique, par exemple des groupes de coeurs séparés, pour réduire le coût de fabrication des puces (qui augmentent exponentiellement avec la taille des dies).

 

 

La présentation est technique mais reste intéressante, l'InFo-WLP ouvre des opportunités supplémentaires pour réaliser des produits qui mélangent processeur et mémoire. Le coût réduit et la finesse de l'interconnexion fait qu'on pourrait retrouver assez rapidement cette technique utilisée, y compris sur le marché mobile. Les prochains SoC d'Apple pourraient par exemple utiliser un tel package.

Et Skylake !

Juste avant la présentation de Zen, Intel proposait aussi une présentation de son architecture Skylake, lancée l'année dernière. Si la majorité du contenu est déjà connu, on aura noté un détail intéressant : un diagramme sur les unités d'exécution de Skylake. On rappellera que l'année dernière durant l'IDF, Intel nous avait promis plus de détails sur le sujet, sans jamais nous les donner !

Pour rappel, voici la répartition sur Haswell :

Récapitulatif des ports/unités d'exécution sur Haswell

Un an après, voici enfin un diagramme similaire pour Skylake :

Conformément à ce que nous avaient indiqué les ingénieurs d'Intel l'année dernière, le nombre d'unité a bel et bien augmenté. Le nombre de ports reste constant, à 8, mais l'on compte... une nouvelle unité. Sur le port 1, Intel a en effet ajouté une unité de shift vectorielle. Pour le reste, la répartition reste similaire à celle d'Haswell. Un mystère enfin élucidé !