Les contenus liés au tag Samsung

Samsung annonce la disponibilité pour mi-Octobre de ses SSD nouvelle génération, les 840 et 840 Pro. La version Pro est la plus performante, elle est de plus garantie 5 ans contre 3 ans pour la version classique. Les 840 sont dotés d'office d'un over-provisionning, à contrario des 840 Pro et 830, d'où une capacité utile plus réduite (500 Go au lieu de 512 Go par exemple).

Tous deux utilisent le contrôleur Samsung MDX propriétaire basé sur 3 cœurs ARM qui sont désormais de type Cortex R4 et à 300 MHz au lieu de type ARM9 à 220 MHz sur le 830, ils sont au format 2.5" pour une épaisseur de 7mm et disposent d'une interface Serial ATA 6 Gb/s. Côté mémoire on retrouve de la Flash Samsung 2xnm (sans plus de précision) avec une interface Toggle 2.0 à 400 Mbps contre une interface Toggle 1.0 à 133 Mbps sur les 830. Le cache atteint un maximum de 512 Mo, contre 256 Mo auparavant, et la version Pro intègre l'AES-256 bits.

Côté tarif voici ce qu'annonce Samsung pour les versions bulk :

- 840 120 Go / 840 Pro 128 Go : 109.99$ / 149.99$
- 840 250 Go / 840 Pro 256 Go : 199.99$ / 269.99$
- 840 500 Go / 840 Pro 512 Go : 449.99$ / 599.99$

Comparées à la génération précédente, les performances sont les suivantes sur les versions 500 – 512 Go :


Côté séquentiel les 840 font légèrement mieux que le 830 en lecture, mais sont limités par l'interface SATA 6 Gb /s. La version Pro fait nettement mieux en écriture alors que le 840 classique est en dessous. Mais les gains les plus intéressants se situent du côté de l'aléatoire, que ce soit avec 32 commandes simultanées mais aussi avec 1 seule commande, ce qui est à saluer puisque plus utile pour une utilisation classique.

Mise à jour : On en sait désormais plus sur le type de mémoire utilisé sur les Samsung 840 Pro et 840. Le Samsung 840 Pro utilise donc de la mémoire Flash MLC 21nm (au lieu de 27nm sur le 830), alors que le 840 classique utilisera de la mémoire TLC, contenant pour rappel 3 bits par cellules et qui est moins rapide et moins endurante. Ceci explique donc la baisse de performance par rapport au 830 et la présence d'un over-provisionning obligatoire nécessaire à garantir une durée de vie correcte pour le SSD.

Samsung vient d'annoncer ses plans pour la construction d'une extension à l'une de ses usines de semi-conducteurs située en Corée du Sud a Hwaseong. La construction de cette nouvelle ligne de production devrait commencer d'ici à la fin du mois, Samsung évoquant un début de production pour la fin 2013.

Cette nouvelle ligne sera équipée pour la production de wafers de 300mm et Samsung indique qu'elle servira à la production de puces dédiées aux applications mobiles en 20nm puis en 14nm. Samsung dispose déjà à Hwaseong de deux lignes dédiées à la production de SoC, en plus d'une usine au Texas mise en ligne récemment. Hwaseong accueille également plusieurs lignes de production de mémoire (RAM et NAND dont la Line 16 entrée en production en septembre dernier). L'investissement pour la construction de cette extension est de 1.5 milliards d'Euros.

IBM, GlobalFoundries et Samsung tenaient aujourd'hui leur Technology Forum. Les trois sociétés travaillent pour rappel en commun sur le développement de leurs procédés de fabrications. Sans s'avancer réellement dans des annonces précises, les différentes sessions nous ont permis de noter quelques points intéressants.

D'abord, comme nous l'évoquions la semaine dernière, le 28nm développé par GlobalFoundries et ses autres partenaires fait l'impasse sur le SOI de type "partially-depleted" (PD-SOI), difficile à porter efficacement lorsque la finesse de gravure progresse, ce qui rend l'attrait de la technologie limitée. Si le PD-SOI est bel et bien mis au rebus (il a été confirmé qu'il ne refera pas son apparition sur le 20nm), cela ne signifie cependant pas l'arrêt total du SOI. Pour le 20nm et suivant, l'avenir selon le Dr Gary Patton d'IBM est au ETSOI. Il s'agit d'un type Fully Depleted, c'est-à-dire que le corps du transistor en lui-même qui aplani afin de contrer les effets du SOI classique. Si IBM aura mentionné plusieurs fois la présence de l'ETSOI, on notera que ce n'était pas le cas de ses partenaires qui ne se sont pas engagés précisément sur le sujet. L'allongement du délai de développement ainsi que le surcoût direct engendré sur les wafers peut en effet pousser les différents acteurs de la Common Platform à proposer, par exemple, un process avec ETSOI et un sans pour satisfaire la demande des clients. IBM aura confirmé au passage que l'ETSOI a été développé pour le 20nm en collaboration avec ST Micro.


En ce qui concerne le 20nm, une annonce à tout de même été faite, celle de la nécessité du double patterning. La technologie consiste à utiliser deux expositions successives avec des masques différents pour réaliser une même couche métallique. Si toutes les couches ne sont pas concernées par la nécessité du double patterning, l'ajout des masques crée un surcoût notable. On aura noté d'ailleurs ce slide relativement édifiant sur les couts du 32/28 et du 22/20 nm :


Le surcoût sur les masques est particulièrement élevé tout comme le coût des outils de design (EDA) et du design en lui-même qui explosent en partie à cause de la complexification due au double patterning. Intel devrait lui aussi faire appel à de telles techniques pour le 16nm, cependant à notre connaissance ce n'est pas le cas pour le 22.

Autre annonce ferme, mais presque connue, l'arrivée des transistors FinFET. Pour rappel, Intel a décidé, dès le 22nm (qui arrivera sous peu avec les processeurs Ivy Bridge) de modifier la forme des transistors qui ne sont plus construits sur un plan, mais dans l'espace (voir notre focus sur le sujet pour plus de détails). Les membres de la Common Platform ont confirmé qu'il arriverait pour le 16nm, ce qui avait été sous entendu précédemment.


Le doublement de la densité à chaque node s'accompagne de gains de performances annoncés à 1.6x
En ce qui concerne l'au-delà du 10nm, considéré comme une barrière technologique pour les méthodes actuelles, IBM a évoqué plusieurs pistes comme l'utilisation de nanotubes de carbone. De ce côté, IBM a annoncé avoir développé de nouvelles méthodes pour trier plus facilement les nanotubes utilisables de ceux qui ne le sont pas. Gary Patton évoquait ainsi que 30% des nanotubes semi conducteurs produits étaient pleinement conducteurs et devaient donc être supprimés. En ce qui concerne la lithographie EUV, qui se fait attendre depuis plusieurs générations, il faudra encore attendre. Si IBM laissait entre ouverte une porte pour le 16nm, il est plus probable que la technologie ne soit pas à l'heure pour ce node.

Nous aurons noté enfin durant la conférence quelques petites phrases. D'abord, et à plusieurs reprises, des allusions sur le fait que les fabs 28nm de la Common Platform étaient fonctionnelles et non pas arrêtées. Un écho à un article relativement surprenant publié par nos confrères de SemiAccurate  la semaine dernière qui indiquait que TSMC aurait stoppé complètement la production sur ses lignes 28nm il y a trois semaines de cela, pour un problème qui n'aurait pas été précisé. Une information difficile à vérifier et si nous avions entendu un temps des rumeurs sur d'éventuels retards de livraisons pour certains GPU produits par TSMC, elles se sont estompées depuis. La référence - multiple - à cette rumeur par les concurrents de TSMC était pour le moins originale.

On aura noté enfin, de la part de Subramani Kengeri de GlobalFoundries que si jusqu'ici la production de CPU et de GPU avait poussé en avant le développement des process de technologies, c'est aujourd'hui les SoC et les puces basse consommation qui forcent les décisions de design. AMD appréciera.