Les contenus liés au tag Intel

VR-Zone vient de publier un nouvel extrait de roadmap Intel. Alors que les roadmap précédentes de ce type (ici par exemple) s'arrêtaient au second trimestre, cette fois elles vont plus loin.

Côté desktop tout d'abord, pas de surprise puisqu'on retrouve Haswell Refresh à compter du second trimestre 2014. On restera pour rappel en LGA 1150 et en 22nm, mais on passera aux chipsets Serie 9 supportant un port SATA Express et peut-être à des processeurs un peu plus hautement cadencés.

Le Tick 14nm de Haswell, Broadwell, sera pour rappel réservé au format BGA. Il est ainsi présent sur les roadmap des processeurs portables Core i7 quatre coeurs (HQ), mais aussi sur les Core i7 / i5 deux cœurs basse consommation (U) et très basse consommation (Y). Intel ne semble pas encore être sûr de la date de lancement, se contentant d'une vague mention du second semestre 2014 au lieu du troisième trimestre 2014. Serait-ce le signe d'une montée en puissance du 14nm plus délicate que prévue ? L'information est en tout cas étonnante sachant que lors de la présentation des derniers résultats financiers il y a peu le CEO d'Intel avait confirmé que la production débuterais en fin d'année, avec un lancement des produits au cours du premier semestre 2014.

Intel a mis en ligne en catimini la page produit  de sa nouvelle gamme de SSD, les Intel SSD 530 Series. Basés comme les 520 sur un contrôleur LSI SandForce SF-2281, ils utilisent par contre de la MLC 20nm et plus 25nm.

De nombreux modèles sont mentionnés :

- 80, 120, 180, 240, 360 et 480 Go en 2.5"
- 80, 120, 180 et 240 Go en mSATA
- 80, 120, 180 et 360 Go en m.2

Pour l'instant, seules les spécifications complètes des modèles 180 et 240 Go en 2.5" et 80, 180 et 360 Go en m.2 sont en lignes. En 2.5", par rapport à l'Intel 520 on note surtout un gros effort fait côté consommation au repos, puisque l'on passe au repos avec le SATA Link Power Management actif de 600 à 195 mW (et 55mW en m.2).

Mieux, ils supportent la fonctionnalité SATA DevSleep (DEVSLP pour les intimes, le SATA-IO dispose d'une petite documentation en ligne sur le sujet ) qui permet de diminuer fortement la consommation au repos, il est question de 5 mW sur le 2.5" et 200 µW pour le m.2, tout en conservant un temps de sortie de cet état qui reste raisonnable (20ms par défaut dans la norme). Il s'agit du troisième SSD supportant cette norme à notre connaissance, après le Plextor M5M  et le Sandisk u110  reversé aux OEM. Sandisk et Intel sont à l'origine de la norme, mais seul Plextor donne le temps de sortie de l'état DEVSLP pour son produit, 100ms.


DevSleep nécessite une plate-forme compatible, au niveau logiciel tout d'abord avec les pilotes Intel RST 12.5 mais aussi au niveau hardware avec d'une part un chipset Intel Serie 8 mais surtout un PC portable supportant la norme : le signal DEVSLP est distinct du signal SATA et passe en effet par une pin qui n'était pas utilisée ou utilisée pour autre chose jusqu'alors. Il sera d'ailleurs impossible de l'utiliser sur un PC de bureau avec la version 2.5", puisque c'est une des pins du connecteur d'alimentation qui est utilisée, sans communication possible avec la carte mère donc. Bien entendu vu la consommation déjà faible au repos des SSD ce gain en consommation n'a de toute façon pas d'intérêt en dehors de la mobilité.

Comme d'habitude avec les SSD SandForce ce sont les débits maximums, peu réalistes car obtenus avec des données très compressibles, qui sont mis en avant et il faut se plonger dans les spécifications produits pour avoir accès à des données plus réalistes avec des données incompressibles par le contrôleur SandForce. Ce seront donc les débits maximums qui seront globalement repris dans la communication autour de ces produits qui est donc relativement trompeuse, méfiance donc !

En termes de rapidité les Intel SSD 530 sont par contre un peu en dessous des Intel 520, notamment du fait du passage de die 8 Go avec des pages de 8 Ko à des die 16 Go avec des pages de 16 Ko. Peu visible sur des données fortement compressibles par le SandForce, l'écart est léger en incompressible pour ce qui est des performances séquentielles mais plus important dans le domaine de l'aléatoire, bien que les chiffres soient largement suffisants. On notera que les versions 2.5" et m.2 offrent des performances similaires dans leurs versions 180 Go.


Il devrait logiquement en être de même pour les autres capacités et le m.2 80 Go est logiquement le moins performant avec en incompressible 430 Mo /s en lecture, 100 Mo /s en écriture, 20500 IOPS en lecture et 92000 IOPS en écriture. La version 360 Go n'apporte pas grand-chose par rapport à la 240 Go en performances puisqu'elle est annoncée à 525 Mo /s en lecture, 240 Mo /s en écriture, 37500 IOPS en lecture et… à "seulement" 10000 IOPS en écritures aléatoire.

C'est par le biais d'un de ses blogs  qu'Intel vient d'annoncer la prochaine version d'AVX, que l'on connaissait précédemment sous le nom de code 3.1 et 3.2. Il s'agira finalement d'AVX-512.

Comme son nom l'indique, AVX-512 est une extension du jeu d'instruction AVX qui rajoute des instructions SIMD (une instruction qui s'applique à de multiples données) 512 bits, soit le double de l'AVX actuel, pouvant cibler aussi bien des données entières que flottantes. Ce n'est pas la première fois que l'on voit un jeu d'instructions 512 bits chez Intel car c'est précisément ce que proposait le jeu d'instruction de Larrabee, et plus récemment de Knights Corner que l'on connait sous la dénomination commerciale Xeon Phi.

AVX-512 apporte une série de changements détaillés dans ce document PDF, on notera en premier lieu le nombre de registres qui passe de 16 à 32, tandis que les nouvelles instructions sont préfixées EVEX (au lieu de VEX pour AVX2). Ces dernières concernent aussi bien les entiers que les flottants et vous pourrez retrouver ci-dessous les grandes familles (classes) d'instructions disponibles.


La liste des classes d'instructions d'AVX-512. Vous retrouverez dans le PDF la liste complète des instructions à la page 75.

Notez qu'Intel parle dans son document "d'AVX-512 Foundation", sous entendant qu'il s'agit là du socle commun et que certains produits pourraient proposer des instructions supplémentaires. Ce n'est pas forcément surprenant puisque ces slides  indiquaient que Knights Landing (la prochaine version de Xeon Phi) utiliserait AVX3.1, tandis que Skylake (la prochaine nouvelle architecture CPU d'Intel qui apparaitra après Broadwell en 14nm) utilisera AVX 3.2.

Il sera intéressant de voir ce qu'Intel fera exactement de ces unités AVX 512 bits dans le processeur Skylake. Le directeur du Visual and Parrallel Architecture Group d'Intel, Ofri Wechsler est en effet à la fois en charge des projets Xeon Phi du constructeur (l'actuel Knights Corner, le suivant Knights Landing, et le futur Knights Hill) mais aussi de l'architecture graphique qui sera utilisée dans Skylake.

Sa biographie sur le site d'Intel indique également qu'il était responsable du projet qui tentait de construire un pipeline de rendering 3D logiciel fonctionnant sur Larabee, l'ancêtre des actuels Xeon Phi. Si des rumeurs laissaient penser qu'Intel pourrait un jour utiliser ce type de solution pour remplacer un GPU, l'échéance de Skylake est probablement encore trop proche pour que l'on voit arriver ce type de solution pour remplacer l'iGPU intégré aux processeurs. Skylake dans sa version desktop est en effet prévu pour 2015.

Intel a dévoilé un peu de ses projets dans le domaine de processeurs et SoC basse consommation destinés à sa gamme Xeon.

On le sait depuis 2011, Intel a pour projet pour 2014 de décliner son architecture basse consommation sur la même finesse de gravure que son architecture haute performance. On devrait donc voir débarquer dès 2014 de nouveaux Atom basés sur l'architecture Airmont, le nom de code de ces nouveaux SoC est Denverton.

Ce ne seront toutefois pas les seuls produits 14nm destinés au monde serveur pour 2014. Broadwell, le "Tick" 14nm de Haswell, ne sera finalement pas seulement confiné au monde du portable puisqu'il sera également décliné sur Xeon mono processeur (et a priori en LGA, reste à savoir si la compatibilité avec les cartes mères existantes sera assurée).

Mais l'annonce la plus intéressante est l'arrivée d'un SoC basé sur l'architecture Broadwell. Pour le moment l'architecture la plus performante d'Intel n'a jamais été déclinée en tant que SoC, tout au plus avons-nous une version de Haswell destinée au portable qui embarque sur le même packaging un die CPU et un die chipset.


Attention toutefois, il est ici question d'un SoC pour la gamme Xeon et il n'est pas dit qu'Intel développera dès Broadwell un SoC pour la gamme grand public. En effet les SoC Xeon sont tout de même assez spécifiques. Les futurs SoC Atom C2000 22nm (Avoton et Rangeley) prévus pour la fin de l'année intégreront par exemple 4 contrôleurs Gigabit Ethernet, mais pas d'USB 3.0.

Nous avons finalement obtenu une réponse d'Intel concernant la pérennité de l'overclocking des processeurs K sur les chipsets B85 et H87 Express :

"Intel plans to release a microcode update that limits processor core overclocking to Intel Z87 based platforms WW30'13."

Mauvaise nouvelle, Intel va dès la semaine prochaine mettre à disposition un nouveau microcode (en quelque sorte le firmware du processeur) qui va bloquer cette fonctionnalité au niveau du processeur. Une solution bien plus radicale que la correction du firmware du Management Engine seul qui aurait pu rendre la solution plus durable.

Dès lors la possibilité d'overclocker sur H87 ou B85 Express n'est pas pérenne, car si la mise à jour du microcode se fait généralement via une mise à jour du bios (optionnelle donc) ce n'est pas le seul moyen. Ainsi même si les fabricants n'intégraient pas le nouveau microcode dans leurs bios ce microcode pourrait toujours être mis à jour à moment ou un autre par un patch au niveau du système d'exploitation à l'occasion de la sortie d'un microcode corrigeant un bug critique. Enfin, il est probable que les processeurs fabriqués dans quelques semaines intégreront d'office ce microcode.

Bref, circulez, il n'y aura malheureusement bientôt plus rien à voir !

Mise à jour : Nous avons tout de même demandé confirmation à notre contact chez Intel du fait que la mise à jour soit bien celle du microcode processeur et pas du Management Engine. Nous sommes toujours en attente d'une réponse.