Les contenus liés au tag Micron

Nous vous en parlions en novembre dernier, la prochaine génération de Xeon Phi (Knights Landing) prévue pour la mi-2015 intégrera jusqu'à 16 Go de mémoire embarquée ultra-rapide délivrant une bande passante de l'ordre de 500 Go /s.

On apprend aujourd'hui que cette mémoire sera produite par Micron, qui l'a développée en collaboration avec Intel en prenant pour base l'Hybrid Memory Cube dont on parle depuis quelques années déjà. Les puces se trouveront sur le même packaging que les Xeon Phi, et seront reliées à ce dernier par une interface à très haute vitesse.

Dans son communiqué Micron indique que cette mémoire a une bande passante 5x supérieure à la DDR4 tout en prenant 50% de place en moins et avec un ratio bande passante/consommation multiplié par 3.

Pour rappel ces nouveaux Xeon Phi gravés en 14nm devraient gérer l'AVX-512, la DDR4, le PCIe Gen3 et seront disponibles en version Socket comme en carte fille PCIe. Un Xeon Phi pourra intégrer jusqu'à 72 cœurs de type Silvermont associés par paire, gérant chacun deux grosses unités vectorielles prenant en charge le traitement des instructions AVX-512 et partageant un cache L2 de 1 Mo. En sus de la mémoire embarquée, ils géreront six canaux de DDR4 permettant d'adresser 384 Go de mémoire supplémentaire.

Crucial est le premier à annoncer la disponibilité de barrettes DDR4. Destinées aux serveurs, ces premiers modules sont optimisés pour la famille de processeur Intel Xeon E5-2600 V3, soit les Haswell-EP qui n'ont pas encore été annoncés mais devraient arriver au cours de ce troisième trimestre.

Différents formats sont disponibles, ECC SODIMM, ECC UDIMM, RDIMM, VLP RDIMM et LRDIMM, avec des capacités par barrette variant de 4 à 32 Go. Dans tous les cas les barrettes fonctionnent en DDR4-2133 à 1.2V, avec un CAS à 15. Un kit 32 Go (2x16 Go).

Pour information les 32 Go (2x16 Go) de DDR4 PC4-17000 en RDIMM sont vendus 440 €. Reste à trouver l'Haswell-EP !

Micron a présenté ses résultats pour son dernier trimestre fiscal qui prenait fin le 27 février dernier, l'occasion de faire le point sur le marché de la mémoire en général. Pour ce trimestre, Micron a réalisé 4,107 milliards de $ de ventes avec une marge opérationnelle à 34,2% et un bénéfice net de 731 millions de $. Un an auparavant, les ventes étaient de 2,078 milliards seulement avec une marge de 17,6% et une perte nette de 286 millions de $.

Du côté de la DRAM la marge brute est dans l'intervalle 35-40%, en hausse de 5 points par rapport au trimestre précédent, Micron profitant de la montée des prix depuis l'incendie de l'usine de SK Hynix de Wuxi début septembre. Cette usine est désormais de nouveau opérationnelle mais les prix restent élevés, il faut par exemple compter 3,656$ pour une puce DDR3-1600 de 512 Mo contre 3,143$ début septembre mais 4,268$ au plus fort de la hausse.

Micron explique cette situation par des stocks qui restent faibles chez les OEM et fournisseurs et une baisse de la production par ailleurs, avec par exemple chez Micron un passage des lignes de production de Singapour de la DRAM vers la NAND. Micron semble confiant dans l'avenir avec notamment cette phrase :

Our outlook for memory industry conditions remains favorable. We believe the current industry structure is fundamentally changed and we can now manage our business focused on return based capital and supply decisions which was not always possible in the past.

On peut clairement en déduire que les niveaux de marges des années passées sur la mémoire, parfois il est vrai trop faibles, font pour Micron partie du passé à ce jour et qu'il est désormais possible pour la société de se concentrer sur son retour sur investissement du fait de la "structure" de l'industrie – il est a priori question ici de la concentration du marché DRAM dont 90% de la production est entre les mains de Micron - qui a racheté Elpida - SK Hynix et Samsung.

Pour les 5 années à venir, Micron estime que la production de DRAM devrait être stable en termes de wafer, avec une hausse de 20 à 30% par an du volume de bit du fait de l'amélioration des procédés de fabrication. Pour la NAND Micron prévoit une hausse de 35 à 45% par an sur la même période, avec une hausse plus importante sur 2014 et 2015 (40-45%).

Sur le dernier trimestre Micron a augmenté de 35% ses ventes de NAND, avec une hausse de 35% en unités compensées par une baisse de 18% des prix de vente moyen. Contrairement à la DRAM, la marge brute est en baisse de 5 points sur ce marché et s'établie entre 25 et 30%, sans plus de précisions. La baisse de la marge est donc contenue par rapport à la baisse de prix du fait d'une réduction du coût par bit produit du fait de la hausse de la part du 20nm ainsi que de réduction de coûts liés à l'augmentation de la production de NAND à Singapour.

L'Hybrid Memory Cube Consortium (fondé par Micron et Samsung en 2011, rejoint ensuite par Hynix et 120 sociétés donc ARM, IBM, Microsoft et Xilinx) vient de publier un communiqué indiquant le développement d'une seconde génération de cette mémoire. Pour rappel, le concept de l'HMC est de superposer plusieurs dies de mémoire DRAM par-dessus une die de logique, le tout étant relié par des TSV (Through Silicon Vias, des fils qui traversent les dies).

Nous avions parlé un peu plus en détail de la première version de cette spécification en septembre dernier, nous vous renvoyons vers cet article  si vous souhaitez plus de détails.

La nouvelle spécification est encore au statut de « draft » (en préversion) et n'a été pour l'instant partagé qu'avec les membres du consortium dans le but d'être finalisé en mai 2014. La nouvelle version de la spec évoque des augmentations de bande passante, en doublant à 480 Go/s la bande passante totale des puces pour le modèle 4 liens, et 480 Go/s également pour le modèle huit liens (contre 320 dans la spec version 1.0).

Si Samsung et Hynix sont impliqués dans le développement du standard, Micron reste pour l'instant le seul constructeur à avoir produit des échantillons commerciaux.

La marque de mémoire Crucial (filiale de Micron) a mis en ligne une vidéo  montrant les différentes étapes de fabrication de sa mémoire. Si l'on passe au-delà du contenu marketing, la vidéo permet de voir en image les différentes étapes nécessaires, de la photolithographie des wafers (annoncée comme demandant « plus d'un mois ») à leur découpe en dies individuels puis à l'assemblage des barrettes.

Une initiative originale qui n'est pas une première pour la marque qui avait déjà proposée une vidéo de ce type l'année dernière sur l'assemblage des SSD . Une vidéo dans laquelle on retrouvera des plans communs avec celle ci-dessus.



Si les 30 premières secondes de cette vidéo sont là encore très axées sur le marketing, la suite permet de voir des étapes beaucoup plus techniques sur la découpe et l'interconnexion des dies sur leur support.