Les contenus liés au tag Intel

Myce.com  publie quelques informations sur les futurs SSD professionnels en cours de développement chez Intel.

On commence avec le Pro 2500, qui succède à l'actuel Pro 1500. A priori toujours basé sur un contrôleur SandForce SF-2281, il bénéficiera d'un nouveau firmware lui permettant d'accéder à la version 2.0 de la norme OPAL de TCG permettant de piloter un disque utilisant un codage AES-256 bits. Des versions SATA 2.5" 80, 180, 240 et 480 Go sont prévues ainsi que des déclinaisons M.2 SATA avec des longueurs de 42mm (180 Go), 60mm (180 et 240 Go) et 80mm (180, 240 et 360 Go). Tout comme le Pro 1500 il gérera le DevSleep et utilisera de la mémoire MLC 20nm.

Plus haut de gamme les SSD DC P3500 et P3700 utiliseront respectivement de la mémoire 20nm MLC et de la 20nm HET MLC. L'interface ne sera plus de type SATA mais PCIe, que ce soit via une carte fille ou un SSD 2.5" utilisant a priori l'ePCIE.


Les débits atteindront dans le meilleur des cas 2,8 Go /s en lecture et 1,7 Go /s en écriture, pour 450K IOPS en lecture 4K aléatoire et 150K/40K IOPS en écriture aléatoire soutenue pour le P3700/P3500. Le codage AES 256 bits est de la partie ainsi que la protection des données en cas de coupure de courant, et côté endurance il est question de 10 écritures complètes par jour pendant 5 ans pour les P3700 (soit 36525 To pour un 2 To) contre au mieux 374 To sur les P3500.


Les capacités atteindront jusqu'à 2 To ce qui entraine une consommation en écriture pouvant atteindre les 25 watts. Du coup ces modèles seront équipés d'une coque métallique spéciale nécessaire à la bonne dissipation de ces watts. Les P3500 et P3700 sont également prévus pour le second trimestre 2014.

Au-delà des informations sur le 14nm, l'information principale à retenir de la journée dédiée aux investisseurs du constructeur était sans aucun doute le pas de plus effectué en direction d'une activité de fondeur pour des clients tiers. Nous en avons déjà largement parlé, Intel dispose d'une petite activité de fondeur pour des clients tiers, qui s'est cantonnée dans un premier temps à des produits type FPGA.

Une activité qui s'est étoffée il y a moins d'un mois de cela avec l'annonce de la fabrication en 14nm de SoC/FPGA pour Altera, qui léger comble, incluent en prime pour la partie SoC un Cortex-A53 ARMv8. Au-delà du fait qu'Intel produise un SoC ARM, en pratique les produits d'Altera ne rentrent pas du tout en compétition avec les produits d'Intel. Cela risque cependant de changer, Brian Krzanich lors de sa présentation a montré le slide suivant :

Intel pousse donc de plus en plus son activité de fondeur tiers, passant de « quelques client stratégiques et choisis » comme le décrivait Mark Bohr en 2012 à « n'importe quelle société capable d'utiliser notre process ».

Questionné durant les sessions de Q&A sur le sujet, William Holt a confirmé qu'Intel pourrait produire pour des sociétés tierces des puces qui rentrent directement en compétition avec des produits proposés par Intel. A la question de savoir si Intel pourrait produire un SoC ARM qui entrerait en compétition avec les SoC x86 du constructeur, il aura ajouté « we'd rather get paid twice than once », faisant allusion au fait qu'il est plus profitable pour Intel de vendre l'IP (x86) et la puce fabriquée que simplement vendre la fabrication de la puce.

Dans un second Q&A, Brian Krzanich, CEO d'Intel aura confirmé une fois de plus l'ouverture de l'activité Intel Custom Foundry à tous, répétant que si le constructeur avait par le passé été assez timide dans ses initiatives, l'annonce faite ce jour correspondait bien à un changement de stratégie sur le long terme. Brian Krzanich aura confirmé lui aussi que même si des produits pouvaient rentrer en compétition avec ses propres puces, il était dans l'intérêt des investisseurs qu'Intel ne ferme plus la porte à d'éventuels clients.


Une offensive nouvelle qui s'est traduite par quelques petites piques envoyées vers TSMC et la Common Platform. D'abord envers le process 16nm de TSMC dont nous vous avions déjà parlé. TSMC compte en effet lancer la production en volume du 20nm en février 2014, puis du 16nm en février 2015. Pour arriver à cette rapidité, TSMC a choisi de conserver des similarités entre les deux process. Si le 16nm de TSMC apportera bien des gains de performances et de consommation, il apportera des gains réduits d'amélioration de densité (TSMC indique que le 20nm offre une densité 1.9x supérieure à son process 28nm, et que le 16nm offre une densité de 2.0x par rapport au 28nm).

Ce premier graphique est donc partiellement vrai (la courbe verte devrait un peu baisser au milieu). L'avantage que l'on peut en tirer est un autre problème. La question de la densité peut être un problème dans le cas où l'on tente de créer d'énormes puces, le reste du temps il s'agit avant tout d'une question économique. Augmenter la densité permet de produire plus de puces sur un wafer et donc d'en réduire le cout, mais le passage d'un process à un autre se traduit en général également par une augmentation du coût du wafer. Sans plus de détails sur le process de TSMC (qui en dévoilera un peu plus en décembre lors de l'IEDM), il est difficile de quantifier l'intérêt économique des deux solutions.


Intel profite de cette différence pour qualifier le 16nm de TSMC et de la Common Platform de 20nm FinFET. Un raccourci pas complètement honnête puisque, rappellons-le, le gate pitch (l'écart entre deux transistors) n'avait pas été réduit de manière aussi forte qu'a l'habitude entre le 32 et le 22nm chez Intel, comme nous l'avions mentionné ici. Dans tous les cas, la définition d'un process ne se fait pas par sa densité mais par ce que l'on appelle les feature size, la résolution à laquelle on peut dessiner (ce qu'on pourrait comparer en simplifiant par la taille d'une goutte d'encre sur une imprimante).

Intel tenait en fin de semaine dernière une journée dédiée aux analystes financiers, l'occasion pour nous de glaner quelques détails, plus particulièrement sur le 14nm qui était – de manière fort surprenante – massivement absent de l'Intel Developer Forum 2013.

En ce qui concerne le 14nm à proprement parlé, William Holt est revenu sur l'annonce du retard de Broadwell dont nous vous avions parlé précédemment. Pour rappel, Intel a indiqué qu'il décalerait le début de la production de ses puces 14nm d'un trimestre pour cause de yields plus faibles qu'attendus.

Intel a donné un peu plus d'informations sous la forme d'un graphique assez édifiant. Sur le graphique ci-dessus, Intel a dessiné l'évolution des yields (le pourcentage de puces produites « utilisables », une métrique qui n'est pas clairement définie et que William Holt indique – pour vous donner son niveau de précision - comme « relativement similaire » pour les deux cas) sur deux ans à la fois pour le 22nm et pour le 14nm. Ces deux courbes montrent donc, en théorie, des yields à des niveaux de développement et d'avancement comparables, c'est comme cela en tout cas que les a présentées William Holt. Comme toujours sur ces graphiques forts sensibles, l'échelle n'est pas précisée, un point sur lequel nous allons revenir. Le commentaire d'Intel est que les yields étaient significativement en retard même si des progrès récents sur les derniers mois montrent que le 14nm (en blanc) se rapproche du 22nm avec pour but d'être au niveau du 22 nm au premier trimestre prochain.

Intel indique que le délai – au-delà de la mise en production – est surtout lié aux conséquences des faibles yields sur l'année précédente qui ont « diminué le nombre de bonnes unités » disponibles pour les différentes phases de tests, validation ou développements annexes (les drivers). Des propos que l'on peut comprendre pour le public visé (les investisseurs) qui préfèrent entendre que le problème est derrière plutôt que devant. Nous nous devons cependant de modérer quelque peu l'enthousiasme du constructeur.


D'abord, nous avons tracé sur ce graphique en rouge le niveau du dernier point (indiqué comme un peu avant ou après la mi-novembre selon que l'on se fie au point ou à la ligne à laquelle il devrait être attaché…). Si l'on regarde précisément ou Intel en est aujourd'hui, les yields 14nm ont donc actuellement six mois de retard sur le 22nm, et non trois. La prédiction d'un rattrapage des yields pour le premier trimestre est donc avant tout basée sur la capacité d'Intel à rattraper ce qui ressemble à un tout petit gap sur cette échelle du graphique.

C'est l'autre point qui nous interpelle puisque pour rappel, la ligne jaune court de mai 2011 à février 2012, Ivy Bridge avait été lancé pour rappel en avril 2012. Or, si nous ne disposons pas d'un autre graphique de yields plus précis sur le 22 nm, Mark Bohr avait lors de l'IDF 2012 fourni le slide ci-dessous.


Ce slide mesure (avec une ambiguïté dans les échelles largement équivalente, pour ne pas dire supérieure !) la densité de défauts, ce qui n'est pas exactement l'inverse des yields même si les deux quantités sont inversement liées. Au minimum, on peut deviner qu'entre 2011 et 2012, l'évolution de la densité des défauts semble un peu plus dynamique que les yields très plats annoncés. Sans pouvoir en avoir la certitude, nous pensons que l'échelle du graphique de yields fournie par Intel est très compressée, diminuant quelque peu la réalité du travail restant à accomplir.

Cela ne remet bien entendu pas en cause la capacité d'Intel à lancer sa production ou ses futurs produits. Tant bien même que le rattrapage soit un peu plus long que prévu, le constructeur peut par exemple accepter de lancer la production avec des niveaux de yields un peu en dessous de ce qu'il attendait en rognant sur ses marges, ou lancer dans des volumes de production plus faibles le temps que le reste du travail (perpétuel) sur les yields se termine. Il faut également rappeler que Broadwell sera lancé de manière assez différente à ce qui s'était passé jusqu'ici chez Intel, dans un premier temps uniquement en format BGA pour les plateformes mobiles (qui sont toujours plus longues à adopter les nouvelles puces) puis, pour la fin d'année dans une version desktop qui cohabitera avec un Haswell Refresh en 22nm.

Ce changement des règles de lancement ne sera pas sans aider le constructeur et il serait fort intéressant de savoir en quelle mesure l'état du process 14 nm à influé sur la décision de ne pas lancer Broadwell en premier sur desktop comme à l'habitude. Une information qui avait filtré il y a un an de cela (soit six mois en amont du premier point de yield indiqué sur le graphique) et que l'on avait mise sur le compte de la volonté d'Intel de pousser sur la mobilité au détriment du desktop. Si la volonté sur la mobilité est bien entendu réelle, on aimerait savoir en quelle mesure l'état d'avancement du process 14nm a joué sur la décision.

Une chose est en tout cas certaine, si Intel n'a communiqué qu'il y a quelques semaines officiellement sur les problèmes de son 14nm, le constructeur était conscient de ces problèmes bien en amont. On notera que dans les questions/réponses, William Holt aura indiqué que si ce n'est pas la première fois qu'Intel rencontre des problèmes de yields de ce type, c'est la première fois depuis « un certain nombre de générations ».

On notera aussi un sous-entendu sur le multiple patterning, l'augmentation de son utilisation dans de plus en plus de couches des puces conduit à des interactions problématiques et complexes à débuguer. Officiellement Intel n'a pas vraiment dévoilé les différences entre le 22 et le 14nm, à part qu'il s'agira d'une seconde génération de tri-gate mais une augmentation du multiple patterning semble être au programme. On se souviendra que la Common Platform avait aussi fait ce choix (un peu contraint) dès le 20nm.


A gauche, une comparaison 32/22nm fournie par Intel à l'IDF 2011, à droite, le slide présenté par Intel comparant 22/14nm
Au-delà de tout ceci, Intel a également, par le biais d'un slide, donné un petit aperçu de ce qu'apporterait le 14nm. Là encore difficile d'en tirer quoique ce soit, à titre indicatif nous avons ajouté un graphique du même type comparant le 32 et le 22 nm. Attention cependant aux comparaisons hâtives. D'une, Intel a inversé les axes ce qui renverse quelque peu la donne et de deux, aucun point de référence n'est donné sur les axes, Intel se contentant d'indiquer des pourcentages. Difficile donc d'en tirer quoique ce soit si ce n'est que l'on attend un gain probablement un peu plus faible sur la vitesse des transistors qu'au passage 32-22 (les gros gains que l'on devine en bas à droite du second graphique sont à très faible tensions – ils correspondent au haut à gauche du graphique de gauche, ce qui ne correspond pas forcément aux tensions qu'Intel utilisera en pratique).

C'est une demi surprise puisque nous vous avions évoqués cette possibilité en aout dernier : Intel vient enfin d'autoriser officiellement l'arrivée de cartes filles pour son standard Thunderbolt. Pour rappel, Thunderbolt permet de transporter de manière externe des lignes PCI Express. Cependant, et contrairement aux habitudes d'Intel en la matière pour des standards d'entrées/sorties, Thunderbolt n'est pas ouvert et adoptable par tous. Il s'agit bel et bien d'un standard propriétaire que le constructeur avait jusqu'ici fortement protégé en étant particulièrement pointilleux sur les règles de son adoption. Si les connecteurs Thunderbolt sont en standard chez Apple, dans le monde du PC il fallait jusqu'ici choisir une carte mère très haut de gamme ou le contrôleur était intégré directement, comme par exemple ce modèle d'Asus qui fut le premier à adopter un contrôleur Thunderbolt 2 (vous pouvez retrouver les modèles Thunderbolt dans le tableau en bas de cette page pour les cartes mères Z87).

Intel a donc décidé d'ouvrir un peu plus Thunderbolt avec la possibilité de proposer des cartes filles, quelque chose que le constructeur aura annoncé simplement par un billet de blog . Le constructeur lance un programme « Thunderbolt ready » qui permettra de distinguer les cartes mères qui pourront accueillir une future carte fille Thunderbolt. Le premier constructeur à participer à ce programme est – sans surprise – Asus. En effet, depuis le Z77, nous avions noté sur certaines cartes du constructeur un connecteur « TB_HEADER » prévu pour une future carte fille. Le lancement de cette dernière n'avait cependant pas été autorisé par Intel.

Sans surprise donc, vous pourrez voir sur la photo ci-dessus la carte fille ThunderboltEX II sur laquelle on retrouve une entrée DisplayPort (relié sur la photo à la sortie DP de la carte mère) et une sortie Thunderbolt (le connecteur « TBT » en haut de la carte. Pour pouvoir fonctionner, outre le PCI Express, il faut également que la carte soit reliée à un connecteur GPIO et là encore sans surprise, c'est exactement ce à quoi sert le fameux TB_HEADER d'Asus. Notez cependant que si ces connecteurs sont présents sur de nombreux modèles, pour l'instant, seule une seule carte mère est annoncée comme participant au programme « Thunderbolt Ready », la Z87 Pro.

Cette carte fille sera disponible à partir de décembre 2013 et le billet de blog indique qu'Asus devrait faire « certifier » de nouvelles cartes en 2014. Il sera intéressant de voir si, en pratique, toutes les cartes Asus disposant d'un TB_HEADER (y compris les Z77… et des modèles AMD !) pourront profiter ou non de ces futures cartes filles ou si un bridage supplémentaire s'opérera (via par exemple une clef dans le BIOS). Intel indique également que d'autres constructeurs de cartes mères devraient à leur tour annoncer des cartes filles et des cartes mères certifiées.

Nos confrères d'EEtimes  pointent aujourd'hui une conséquence surprenante de la stratégie « foundry » d'Intel. Le constructeur dispose pour rappel d'une petite activité de production de semi-conducteurs pour des sociétés tierces, qui avait commencée avec Achronix en 2011. La société avait alors profité du process 22nm d'Intel pour construire ses FPGA (Field Programmable Gate Array, des puces flexibles qui peuvent être reconfigurés pour une tache précise après leur fabrication). D'autres sociétés présentes sur le marché des FPGA comme Tabula ou, plus récemment, Altera, ont par la suite rejoint Intel. Dans le cas d'Altera, l'accord signé avec Intel en février 2013 donnait même un accès exclusif à cette société au process 14nm pour la production de FPGA chez Intel (Altera s'engageant en échange à ne pas produire ailleurs en 14nm, auparavant Altera était client de TSMC).

Historiquement, les FPGA d'Altera ont proposé pour certains modèles des processeurs ARM ajoutés et si le doute planait fortement sur ce que produirait pour eux Intel, le communiqué de presse publié aujourd'hui par Altera  confirme la donne pour la prochaine génération : les futurs SoC Stratix 10 (version SX ) qui seront fabriqués par Intel en 14nm intègreront directement un Cortex A53, un processeur ARM quadruple cœurs utilisant l'architecture 64 bits ARMv8 (voir cette actualité). Un petit séisme même si en juillet dernier, Brian Krzanich avait évoqué la possibilité de fabriquer des ARM pour un « très bon client ». On pensait cependant qu'Intel eut visé un peu plus haut avant d'ouvrir ainsi ses usines à la fabrication de SoC ARM !