Le Matrox G400

Publié le 27/09/1999 par
Imprimer

L´architecture du G400

architecture3bis.gif (8886 octets)Intéressons nous tout d´abord à la partie 3D du G400. Cette partie est en fait semblable à celle d´un TNT ou d´un Rage 128. Ainsi, le G400 dispose de deux Pixels Pipeline distinctes, chacun doté d´un Pixel Engine et d´un Texel Engine. Toutefois, les deux Texels Engine du G400 sont capable de lire 8 Texels par cycle d´horloge, ce qui permet au G400 d´effectuer le Trilinear sans perte de performances, tout comme le G200. Le G400 peut donc calculer, par cycle d´horloge :

  • 2 single bilinear textured pixel ou
  • 2 single trilinear textured pixel ou
  • 1 dual bilinear textured pixel ou
  • 1 dual trilinear textured pixel …

La communication entre le G400 et la mémoire vidéo se fait via un bus 128 bits, comme sur la plupart des derniers chips graphiques, exception faite du Savage4 qui utilise un bus 64 bits. Toutefois, Matrox a doté le G400, d´une architecture appelée DualBus. Le G400 dispose en interne de deux bus 128 bits travaillant en parallèle (l´un pour les entrées et l´autre pour les sorties), au lieu d´un seul bus sur les autres chips. Ceci permet d´optimiser les échanges mémoires et les timings, sans que les performances soit doublées.

singlebus.gif (7825 octets)

dualbus.gif (10751 octets)

La communication avec le reste du système peut se faire en AGP 2x ou 4x selon les caractéristiques techniques du chip. Toutefois, les cartes actuellement en vente ne fonctionnent apparament qu´en AGP 2x.

pcilistg400.gif (16023 octets)

Vos réactions

Top articles