Les contenus liés aux tags Intel et Haswell

VR-Zone nous apprends qu'Intel prévoit de lancer des déclinaisons d'Haswell destinées au PC de bureau et au format BGA, c'est-à-dire soudés à la carte mère.

Ces processeurs affichant un TDP de 65 watts seront dotés d'un Intel HD Graphics 5200, soit la version la plus rapide de l'iGPU. Elle est pour rappel dotée de 40 blocs d'unités de shaders (2.5x plus que l'HD Graphics 4000) et associée à un cache mémoire directement intégré au sein du packaging du processeur.

Ce GT3e, que l'on croyait réservé aux portables, est donc en fait plus précisément réservé au format BGA. Les quelques watts de TDP supplémentaires leur permettent de monter plus haut côté CPU que les versions portables, puisque si le Core i7-4950HQ est à 2.4 GHz de base avec un Turbo à 3.6 GHz et un IGP pouvant monter à 1.3 GHz, ils sont pour leur part configurés de la sorte :

- Core i7-4770R : 3.2 GHz (Turbo à 3.9 GHz max), L3 6 Mo, iGPU à 1.3 GHz max
- Core i5-4670R : 3.0 GHz (Turbo à 3.7 GHz max), L3 4 Mo, iGPU à 1.3 GHz max
- Core i5-4570R : 2.7 GHz (Turbo à 3.2 GHz max), L3 4 Mo, iGPU à 1.1 GHz max

Comme les i7 et i5 LGA, il s'agit de processeurs 4 cœurs mais l'i7 se distingue par le support de l'Hyperthreading et un cache un peu plus grand. On perd par contre 2 Mo de cache L3 par rapport aux versions LGA, ainsi que des MHz à numérotation identique (exclusion faite de la dernière lettre).

Reste bien sûr à savoir quels produits utiliseront ces processeurs, on peut par exemple penser à des cartes mères Thin Mini-ITX.

Intel vient de confirmer via un PCN (Product Change Notification) le bug affectant les prochains chipsets Serie 8 (nom de code Lynx Point) qui seront associés aux processeurs Core de 4è génération (les Haswell).

Ce bug dont nous avions parlé ici et là entraîne un mauvais fonctionnement des périphériques USB 3.0 en sortie de veille. Un nouveau stepping C2 corrige donc le problème, mais sa disponibilité n'est pas prévue avant la mi-juillet d'après le document alors que Haswell devait être lancé début juin.

Reste donc maintenant à voir si le lancement des processeurs Intel Core de 4è génération sera décalé. Même si le bug touche un usage très précis et ne posera pas de problème à une majorité d'utilisateurs, on peut penser qu'il serait plus prudent de s'abstenir de mettre sur le marché des produits avec le stepping C1 même si la situation semble moins problématique qu'à l'époque du bug concernant les chipsets Intel Serie 6 B2 qui étaient associés aux processeurs Sandy Bridge.

Pour rappel, à la longue 4 des 6 ports SATA pouvaient devenir défaillant sur ces chipsets ce qui avait entrainé un rappel global des cartes un mois après le lancement de la plate-forme. Il avait alors fallu attendre encore un mois de plus pour la disponibilité des cartes avec les chipsets corrigés.

Tous les chipsets Intel Serie 8 partagent le même design et sont logiquement concernés, que ce soit sur plate-forme Desktop, Mobile, Serveur ou Workstation, à savoir :

- Intel Q87 Express
- Intel Q85 Express
- Intel H87 Express
- Intel Z87 Express
- Intel B85 Express
- Intel QM87 Express
- Intel HM87 Express
- Intel HM86 Express
- Intel C222
- Intel C224
- Intel C226

Intel profite de la GDC pour annoncer deux nouvelles extensions graphiques dédiées au GPU intégré des processeurs Core de 4ème génération (Haswell). Celles-ci permettent de passer outre les limitations des API graphiques et ont pour but de rendre l'utilisation du GPU plus efficace, principalement en économisant de la bande passante mémoire, une denrée rare pour les GPU intégrés.


PixelSync

La première technologie se nomme Pixel Shader Ordering, ou PixelSync en langage commercial. Elle permet de garantir l'ordre d'écriture en mémoire des pixels affectés par une transparence. Traditionnellement, ce sont les ROP qui s'en chargent aidés par un principe qui consiste à rendre les surfaces transparentes en dernier lieu, une fois que toutes les surfaces opaques ont été traitées.

Si le mélange (blending) est personnalisé et traité via un pixel shader, ce qui est nécessaire avec des formats de données personnalisés ou avec plusieurs niveaux de transparences, cet ordre n'est plus garanti et dès qu'un pixel est terminé, il est écrit en mémoire, peu importe si un pixel précédent, peut-être plus lourd à calculer est toujours en cours de traitement. Ce côté aléatoire dans l'ordre d'écriture des pixels en mémoire pose problème dans le cas du traitement des surfaces transparentes, d'autant plus si elles sont multiples : puisqu'elles doivent être mélangées à la surface qu'elles laissent entrevoir, cette dernière doit avoir été traitée avant.

A droite, un exemple de rendu sans technique de respect de l'ordre des pixels lors d'un mélange. Aléatoirement, la face inférieure du phare peut être rendue par-dessus la partie supérieure. A gauche, PixelSync évite ce problème.

Nous en avons déjà parlé à plusieurs reprises, les futurs processeurs Haswell pourront être accompagnés de plusieurs versions de l'iGPU sur lesquelles un nombre plus ou moins important de blocs d'unités de shaders seront actifs.

- GT1 : 6 Execution Units
- GT2 : 20 Execution Units
- GT3 : 40 Execution Units

Sur Ivy Bridge, seules deux versions existaient, le GT1 (HD Graphics 2500) avec 6 unités et le GT2 (HD Graphics 4000) avec 16 unités.

Intel a accidentellement publié sur son site une roadmap serveur dévoilant la future gamme Xeon E3 1200 basée sur la microarchitecture Haswell.

Pour rappel la gamme E3-1200 des Xeon est destinée aux serveurs à 1 Socket et utilise le même CPU que les versions Core i5/i7 classiques, à quelques activations de fonctions près comme le support de la mémoire ECC. Les E3-1200 dans leur troisième version seront donc au format LGA 1150 et déclinés comme suit :