Les derniers contenus liés aux tags AMD et TSMC

Afficher sous forme de : Titre | Flux

Epyc, ThreadRipper, AMD détaille sa roadmap CPU

Publié le 17/05/2017 à 00:40 par Guillaume Louel

AMD tenait ce soir son "Financial Analyst Day", l'occasion de quelques annonces pour le constructeur.

La première concerne le nom commercial de Naples, la déclinaison serveur de Zen. AMD ne réutilisera pas la marque Opteron, la société opposera donc aux Xeon d'Intel des... Epyc. AMD semble avoir prix goût à la stylisation de ses marques à coup de Y ! Certains y verront par contre une référence - probablement non voulue - à l'Itanium d'Intel ...

AMD est revenu également sur le ralentissement de la loi de Moore, ou plus exactement le ralentissement des gains apportés par chaque nouveau node. La situation n'est pas nouvelle, ni liée à AMD et ses partenaires fondeurs (Intel a également livré une vision plutôt pessimiste de son 10nm !). AMD reconnaît que les gains de densité et de performances apportés par les nodes vont se réduire, en plus des plafonds de fréquences qui eux ne sont pas nouveaux.

Pour compenser cela AMD met en avant ses initiatives, insistant par exemple son data fabric pour relier des blocs (sur un même die, comme pour Ryzen) ou des dies entre eux (sous le nom Infinity Fabric). Nous admettrons avoir toussé devant le slide ou il était écrit "low latency". Pour le reste AMD mise sur le logiciel, comme sur un nouveau compilateur "optimisé" pour Zen. Baptisé AMD Optimizing C/C++ Compiler (AOCC pour faire court), il s'agit en pratique d'une version "optimisée" de Clang/LLVM 4.0 disponible pour Linux et visant plus spécifiquement la plateforme serveur. Nous n'avons pour le moment pas plus de détails sur les changements effectués par AMD, ni à savoir si ces modifications seront portées dans LLVM (ce qui serait probablement plus utile). La version 1.0 est disponible sur cette page .

En ce qui concerne la roadmap, AMD ne s'est pas trop avancé avec ce slide assez flou au niveau des dates. On note qu'une version "14nm+" de Zen est prévue ce qui est assez curieux. Officiellement GlobalFoundries propose son 14LPP (Low Power Plus) et bien qu'AMD ne l'ait pas confirmé, on pouvait penser que c'est cette version (et non le 14LPE, E pour Early) qui était utilisée pour Zen étant donné qu'elle l'était déjà pour Polaris. Difficile donc de savoir ce qu'AMD entend par "14+", on pense à une version optimisée du 14LPP à venir (une sorte d'équivalent du 14LPC chez Samsung, même si les deux sociétés ont depuis divergé sur leurs process).

L'autre point à noter est l'absence de 10nm. Là encore ce n'est pas une totale surprise, Global Foundries ne proposera pas de 10nm et si TSMC en proposera un, il sera réservé aux clients gros volume (Apple en particulier). Si AMD reste chez Global Foundries pour Zen2, il faudra attendre fin 2018 si la société tient ses délais. AMD s'est cependant ouvert la possibilité de produire des CPU chez d'autres fondeurs en renégociant le wafer supply agreement qui les lie à Global Foundries. Malheureusement aucune information supplémentaire n'a été donnée sur les timings ou les changements à venir.

On passera très rapidement sur l'arrivée des versions "Pro" de Ryzen, qui seront simplement des versions destinées à l'entreprise (avec on l'imagine des fonctionnalités manageability comme celles d'Intel) et sur lesquelles aucun détail n'a été donné.

 
 

Le constructeur confirme par contre l'arrivée des versions mobiles pour le troisième trimestre. AMD confirme qu'il s'agira bien d'APU basées à la fois sur Zen côté CPU, et sur Vega pour le GPU. Sur le papier l'architecture Zen devrait pouvoir être très compétitive sur ce segment et il sera intéressant de voir si AMD est capable de proposer des produits qui séduiront les OEM.

AMD a enfin confirmé l'existence de Threadripper dont nous vous parlions il y a peu. A l'image d'Intel, AMD utilisera ses puces serveurs pour créer des plateformes desktop haut de gamme. Sur le serveur, AMD proposera avec Naples des puces qui relient quatre dies Zeppelin (le die utilisé pour Ryzen) pour proposer jusqu'a 32 coeurs. Des versions double Zeppelin sont également au programme et c'est celles-ci qui seront utilisées pour la plateforme desktop haut de gamme d'AMD que l'on connaissait sous le nom de code Threadripper. AMD a confirmé le nom de code mais n'en aura pas dit plus. Ces puces utiliseront le monstrueux socket SP3r2 (4094 contacts !). Le lancement interviendra cet été selon AMD et le nom commercial utilisera la marque Ryzen (et non Epyc).

En bref

Cette conférence aux investisseurs, pour la partie CPU, n'a pas été très riche en surprises. AMD est concentré sur le lancement des versions mobiles de Ryzen et est beaucoup moins prolixe sur les évolutions à venir qu'il a pu l'être ces dernières années où communiquer était essentiel pour faire oublier la dette technique accumulée par les FX. On restera curieux d'une éventuelle version de "Zen 1" dans un process 14nm optimisé (que ce soit sous la forme de nouveaux SKU, ou plus simplement pour les APU), même si les gros changements n'interviendront pas avant le 7nm qui, chez Global Foundries, n'est prévu que fin 2018.

La confirmation de ThreadRipper reste une annonce qui embarrassera, au moins sur le papier, son concurrent qui ne pourra plus se vanter du titre - certes un peu futile - du plus grand nombre de coeurs dans un CPU desktop. On retiendra au final surtout la confirmation de l'utilisation de l'architecture graphique Vega sur les APU qui pourrait permettre à AMD, pour le coup, de proposer des produits réellement embarrassants pour son concurrent dont les iGP restent assez modestes, particulièrement depuis qu'Intel semble abandonner ses versions les plus haut de gamme, les GT4e.

Des détails sur le 7nm à l'ISSCC 2017

Publié le 15/11/2016 à 16:29 par Guillaume Louel

La conférence ISSCC (International Solid-State Circuits Conference) se tiendra pour son édition 2017 du 5 au 9 février à San Francisco, et nos confrères d'EEtimes  ont eu accès à l'avant programme.

Comme tous les ans les acteurs du milieu des semi conducteurs y présenterons leurs nouveautés, et l'on notera que TSMC et Samsung présenterons leurs cellules SRAM (utilisées notamment pour la mémoire cache dans les puces). L'année dernière, Samsung avait proposé deux versions distinctes pour son process 10nm, optimisées pour la densité ou les performances, de 0.040 µm² et 0.049 µm².

D'après nos confrères, TSMC présentera une cellule SRAM 7nm de seulement 0.027µm², tandis que Samsung présentera une cellule SRAM 7nm de 0.030µm², mais fabriquée en EUV. D'après Samsung, l'EUV permettrait de diminuer la tension minimale nécessaire de 39.9mV (TSMC indique aussi des optimisations basse tension, on attendra la conférence pour comparer l'impact ou non de l'EUV).

La SRAM est un composant fondamental des puces et sa taille permet en général de se donner une bonne idée des process. Cependant il faut être assez méfiant, les constructeurs annonçant parfois des "records" de densité qu'ils n'utilisent pas forcément en production. Nous avons rapporté dans le tableau ci dessous les chiffres les plus bas (correspondant aux bibliothèques "hautes densité") pour TSMC, Samsung et Intel :

Par rapport au tableau, on notera qu'Intel n'utilise pas cette SRAM haute densité dans ses processeurs, mais de la SRAM 0.059 µm². Même en prenant cela en compte, Intel garde la meilleure densité à 16/14nm pour la SRAM. Le constructeur ne fournit pas encore d'infos sur ses futurs process.

TSMC n'a pas donné non plus de chiffre exact pour son 10nm, estimant simplement 50% de réduction par rapport à son 16nm sur la SRAM, ce qui nous vaut un chiffre entre parenthèses. Selon toutes vraisemblances, et conformément aux autres annonces sur la densité (2.1x d'après le constructeur), on estimera que TSMC devrait avoir une SRAM d'une taille légèrement inférieure à celle de Samsung.

Intel ne devrait pas effectuer d'annonce sur ce sujet lors de l'ISSCC, ce qui est assez dommage. Le constructeur devrait présenter les FPGA Altera Stratix 10 (14nm) tandis qu'AMD proposera une présentation plus en détails de Zen.

On notera aussi que Western Digital/Toshiba, ainsi que Samsung, présenterons des puces 3D NAND 512 Gbit TLC 64 couches. Dans le cas de Samsung, cette puce avait été annoncée cet été, plus de détails techniques devraient être disponibles. Pour Western Digital/Toshiba, cette puce avait été évoquée cet été comme objectif.

On notera que nos confrères pointent à raison un grand absent : une fois de plus, ni Intel, ni Micron, n'effectueront de présentation technique de leur mémoire 3D Xpoint !

Samsung annonce de futurs process 14 et 10nm

Publié le 03/11/2016 à 12:19 par Guillaume Louel

Samsung vient d'indiquer par un communiqué de presse qu'il proposera une quatrième version de son process 14nm. Baptisée 14PLU, elle fait suite au 14LPE (Low Power Early, la première version dispo lorsque les yields étaient faibles), 14LPP (Low Power Plus, version un peu plus optimisée lorsque les yields étaient stabilisés), 14LPC (possiblement Low Power Compact, la version réduit les couts et fait écho au 16FFC de TSMC, tout en ajoutant la possibilité de pouvoir fabriquer des radios, indispensable pour la fabrication de modems par exemple).

Comme souvent, ces "variantes" de process sont des itérations autour d'une même technologie. Elles sont l'occasion d'annoncer des gains obtenus par l'optimisation de l'exploitation des process. Dans le cas de la version U, Samsung annonce des performances "plus élevées" à consommation égale, avec des règles de design identiques à son process 14LPC. Pour Samsung, le 14LPU est adapté aux utilisations "hautes performances" qui requièrent "beaucoup de calculs".

Un appel du pied à peine voilé aux fabricants de GPU et de SoC haut de gamme. Si Samsung a réussi a obtenir la fabrication de quelques GPU Nvidia (notamment les GP107 des GTX 1050), il s'agit de puces plus petites avec des niveaux de performances moindres par rapport au haut de gamme, qui reste toujours fabriqué chez TSMC. De la même manière, si AMD a fabriqué Polaris chez GlobalFoundries (sur un process techniquement identique à celui utilisé par Samsung, GlobalFoundries utilisant le process de Samsung sous licence), il ne s'agit pas non plus du haut de gamme (les raisons d'AMD étant beaucoup plus complexes).

La compétition avec TSMC est excessivement rude pour Samsung, qui tente avec cette quatrième version de s'attirer de nouveaux marchés. Le dernier "gros coup" du fondeur avait été la co-fabrication des SoC A9 d'Apple, un marché obtenu grâce au retard annoncé de TSMC. Un retard comblé en dernière minute par le fondeur Taiwanais. Les comparaisons directes sont toujours à double tranchant, et si Samsung avait bel et bien un avantage de densité sur son concurrent, sur le plan des performances TSMC restait, malgré la précipitation, en tête.

Cette version 14LPU tentera de combler ce déficit d'image même si selon toutes vraisemblances, TSMC gardera une main mise sur le haut de gamme sur ce node.

En parallèle, Samsung annonce également un 10LPU, qui sera cette fois la troisième version du 10nm de Samsung. Contrairement au 14LPU, le 10LPU augmentera la densité par rapport aux 10LPE/LPP, et Samsung le présente comme le 10nm proposant le cout le plus faible "de l'industrie". Le nom de 10LPC aurait probablement été plus adapté pour décrire ce process mais peu importe !

Dans les deux cas, il s'agit d'annonces puisque les kits de développement (PDK) pour le 14LPU et le 10LPU ne seront disponibles qu'au second trimestre 2017 ! On ne s'attendra donc pas a voir des produits les exploiter rapidement, le 10LPP entrera en production en volume pour rappel mi-2017.

On notera enfin que Samsung confirme une fois de plus sa volonté d'utiliser la lithographie EUV à 7nm, pour au moins une partie des couches de la puce. On rappellera que le 7nm de Samsung devrait arriver plus tard que le celui de son concurrent, la société ayant sous entendu à plusieurs reprises ces dernières semaines que le 10nm aurait une durée de vie plus longue qu'annoncée par certains.

TSMC tente en effet de lancer la production 7nm volume avec un an de décalage par rapport au 10nm (soit respectivement Q4 2016 pour le 10nm, et Q4 2017 pour le 7nm). Un rythme infernal qui ne sera suivi par personne d'autre (et largement financé, faut-il le rappeler, par Apple), mais sur lequel TSMC semble extrêmement confiant.

Résultats AMD pour le troisième trimestre

Publié le 21/10/2016 à 11:58 par Guillaume Louel

AMD a annoncé hier soir ses résultats pour le troisième trimestre 2016. Le constructeur enregistre un chiffre d'affaire en hausse de 1,307 milliard, 23% de plus qu'en 2015 sur la même période qui avait été particulièrement difficile. Séquentiellement, le chiffre d'affaire est en hausse de 27%.

Le constructeur parle de ventes record sur son activité "semi-custom", porté notamment par l'arrivée de la génération intermédiaire de consoles chez Microsoft et Sony, mais aussi des ventes GPU et APU en hausse.

Cela n'empêche pas le constructeur d'enregistrer une perte de 293 millions, une perte que l'on doit à la renégociation de l'accord WSA qui lie AMD a GlobalFoundries. AMD a pris une charge exceptionnelle de 340 millions pour couvrir le coût de cette renégociation, qui n'imputera plus les trimestres à venir.

Sans cette charge, AMD aurait enregistré un bénéfice mais comme nous l'indiquions a l'époque, cette renégociation était probablement indispensable pour AMD pour leur permettre de produire plus librement leurs GPU, par exemple, chez TSMC. Les incertitudes du 7nm de GlobalFoundries (et l'absence de 10nm) font qu'il était plus qu'indispensable à AMD de ne pas se retrouver enfermé avec un fondeur qui ne serait pas compétitif.

Dans la session de questions/réponses, la CEO Lisa Su a confirmé que Zen en version desktop (Summit Ridge) est toujours prévu pour le premier trimestre, et que la version serveur sera lancée au second trimestre 2017. L'échantillonnage des puces est en cours chez les partenaires d'AMD et se passerait "bien".

Côté GPU, Vega est toujours confirmé pour le premier semestre sans plus de détails. Il est probable qu'il s'agira d'un des produits "16nm", qui sera fabriqué chez TSMC grace à la renégociation de l'accord, interrogé pour en savoir plus sur la répartition à venir entre les multiples sources de fabrication, AMD s'est contenté d'évoquer des choix au cas par cas, ou en fonction des clients.

Par rapport à la situation financière difficile d'AMD, ces résultats sont plutôt encourageants. Malgré tout et comme pour Intel il y a quelques jours, les investisseurs poussent l'action à la baisse (-6% avant l'ouverture des marchés), en grande partie à cause du déclin du marché du PC et des perspectives sur le dernier trimestre.

10/7nm en avance pour TSMC, EUV pour le 5nm

Publié le 14/10/2016 à 14:40 par Guillaume Louel

TSMC vient de publier ses résultats financiers pour le troisième trimestre. Le fondeur taiwannais enregistre une hausse séquentielle de 17% (+22% par rapport à la même période sur 2015), au dessus de ses prévisions. Des bons chiffres qui s'expliquent selon TSMC par une forte demande sur le marché des smartphones.

Ramenés par process, le 16/20nm représente 31% des revenus de la société (contre 23% le trimestre précédent). Le 28nm voit sa part baisser à 24% des revenus, mais TSMC confirme que ses usines restent "pleinement utilisées".

En ce qui concerne les prochains nodes, TSMC a confirmé les informations publiées un peu plus tôt, à savoir l'avance prise par les process 10 et 7nm.

Le 10nm entre en production ce trimestre et les premiers produits finaux seront livrés au premier trimestre 2017. Ce node ne sera pour rappel utilisé que par les très gros clients de TSMC, à savoir Apple et possiblement Qualcomm. Les autres clients attendront le 7nm. La montée des yields est décrite comme "similaire" à celle du 16nm même si "techniquement plus difficile".

Le 7nm entrera en production "risque" au premier trimestre 2017 et TSMC s'empresse d'indiquer qu'il sera utilisé non seulement pour les smartphones, mais aussi pour des GPU, des puces serveurs, et des "PC et tablettes". TSMC décrit des tapeout aggressifs qui commenceront au début du second trimestre. 15 produits devraient être qualifiés en 2017.

La fondeur a également évoqué le 5nm, qui a quitté le stade de la recherche pure pour entrer dans une phase de développement. Et TSMC confirme qu'ils utiliseront de manière "extensive" la lithographie EUV. Cette dernière aurait fait des progrès sur tous les plans, que ce soit en fiabilité, ou sur les problèmes techniques complexes (masques, photo resist, etc). La production "risque" reste prévue pour la première moitié de 2019 (la production volume suit en général de 3 à 4 trimestres).

Lors de la présentation des résultats aux analystes financiers, le CEO de TSMC, Mark Liu, a réitéré une fois de plus voir "l'informatique haute performance" comme un marché sur lequel TSMC espère voir une progression de ses ventes. Les serveurs et les PC clients sont mis en avant, et on a du mal a ne pas y voir un lien avec les annonces d'AMD sur sa renégociation du contrat WSA qui les lie à GlobalFoundries.

Dans la séance de questions/réponses posées, on notera qu'a la question de savoir si la prise de licence ARM par Intel est un risque, Mark Liu estime surtout que cela renforce le rôle d'ARM, tout en ne négligeant pas le rôle qu'Intel pourrait jouer. Reste que sur ce trimestre, la part de marché de TSMC chez les fondeurs (hors activité propre comme Intel pour ses propres puces donc) était de 55%.

Top articles