Les contenus liés au tag Intel

Une autre question brulante à laquelle nous espérions obtenir une réponse est la situation des plateformes desktop grand public d'Intel pour 2015. En effet si sur le haut de gamme les Haswell-E ont été lancés, le remplacement de Haswell en LGA1150 par ses versions 14nm est plus flou.

Pour rappel, Intel a fait le choix de ne décliner son architecture Broadwell côté desktop que sur des modèles Broadwell-K, les modèles haut de gamme dédiés à l'overclocking et qui auront la particularité d'intégrer le GPU Iris Pro (avec son cache L4). Broadwell ne sera pas décliné sur desktop au delà de ces modèles haut de gamme, qui seront probablement au nombre de deux comme à l'habitude. L'existence de ces modèles Broadwell-K est pour rappel un argument de vente pour les cartes mères Z97 d'Intel qui supporteront ces puces. Aux dernières nouvelles, le lancement de ces puces est prévu pour le troisième trimestre 2015 et Intel n'a pas apporté de précisions supplémentaires à son planning durant l'IDF.

Pour rappel, le tick en 14nm qu'est Broadwell sera suivi d'un tock en 14nm, Skylake qui lui aussi est prévu pour 2015. La conférence d'ouverture de l'IDF a été l'occasion pour Intel de confirmer que Skylake sera mis en production - et lancé - dans la seconde moitié de l'année 2015. Lors d'une table ronde avec Kirk Skaugen (Senior Vice President et General Manager du PC Client Group) il nous a été confirmé que les modèles desktop font partie des Skylake prévus pour 2015. Par contre, interrogé sur la cohabitation entre Broadwell-K et Skylake, et le lancement des Skylake-K, le responsable n'a pas voulu s'engager indiquant que ce genre de détails serait fourni un peu plus tard lorsque l'on approchera du lancement. Entre deux portes, on aura entendu que le plan actuel est de conserver Broadwell-K deux trimestres avant de le remplacer par Skylake-K. Le lancement des Skylake non K (Skylake-S) était censé intervenir avant, au second trimestre ce qui n'est plus le cas.


La roadmap de juin d'Intel et sa superposition de Broadwell-K et de Skylake-S
Il faut dire qu'Intel se retrouve dans une situation curieuse. On rappellera que Skylake n'utilisera pas le même socket que Haswell et Broadwell puisque le constructeur aurait supprimé les FIVR (régulation de tension intégrée) dans Skylake qui utilisera sur desktop le Socket LGA1151. On se retrouvera donc avec trois sockets qui cohabiteront potentiellement, en ordre de prix LGA1151, LGA1150 et LGA2011v3. Il sera intéressant de voir si Intel profitera du retard de Skylake sur son planning original pour proposer, par exemple en fin d'année 2015, un lancement simultané de Skylake-S et Skylake-K.

Une des interrogations lors de l'annonce du Core M par Intel la semaine dernière concernait le TDP assez impressionnant annoncé pour ces premiers processeurs Broadwell, à savoir « seulement » 4.5 watts. Une valeur qui pouvait paraitre particulièrement basse pour un processeur qui n'est pas un Atom, particulièrement quand la génération précédente en Haswell ne passait pas sous les 11.5 watts de TDP… mais disposait d'un SDP de 4.5 watts.

A la réponse de savoir quel est exactement le TDP du Core M, il conviendrait de savoir réellement ce que ce mot veut dire. En effet cette valeur a été fortement maltraité par de nombreux constructeurs - principalement pour des raisons marketing - et plus récemment certaines techniques ont été ajoutées dans les processeurs pour jouer sur des paramètres d'inertie thermiques. Ceci sans compter l'ajout du SDP par Intel avec Ivy Bridge que nous n'avions pas manqué de critiquer ici . Qu'est ce donc que le TDP ? Prenons la définition officielle chez Intel sur son site ARK (il s'agit de la définition du Max TDP, soyons précis !) :

On parle ici de la puissance « quasi » maximale qui peut être tirée (du système d'alimentation) pour un temps donné significatif, en faisant tourner des logiciels disponibles dans le commerce. On notera rapidement l'ambiguité du quasi maximal, mais nous attirons votre attention sur le fait que l'on parle ici de puissance tirée du système d'alimentation, cela aura son importance par la suite.

Pourquoi quasi ? La définition fait référence aux Datasheet (volume 1) d'Intel. Regardons celle des Core Y 11.5 Watts de génération Haswell :


On retrouve deux Power Limit (PL1 et PL2). La première Power Limit correspond au « SKU TDP » (le TDP annoncé plus haut en Max TDP) et il s'agit de la valeur moyenne qui ne doit pas être dépassée sur une période donnée (par défaut, une tranche d'une seconde).

PL2 correspond à une surconsommation autorisée pour tirer partie de l'inertie thermique du processeur. Cette valeur est fixée à 1.25x le TDP (ce qui nous vaut la notion de quasi plus haut) et n'est autorisée que durant la montée en température du processeur. Il est possible de dépasser cette valeur pour des pics de 10 millisecondes. Tout ceci est résumé par ce diagramme :

 
La durée maximale d'un passage à PL2 (1.25x le TDP) est par défaut de 1.5x le PL1 Time (qui est par défaut sur Haswell-Y d'une seconde, soit 1.5 secondes au total, mais qui peut être augmentée, Intel recommandant 28 secondes pour les applications mobiles).

Comparons maintenant a la spec Core M :


Plusieurs changements. On notera d'abord l'arrivée d'un PL3 optionnel qui sert a protéger la batterie et qui est désactivé par défaut. Ensuite, si la définition de la valeur PL1 est toujours recommandée comme étant égale au TDP, il n'y a plus de valeur par défaut indiquées pour PL2 (anciennement 1.25x le TDP) ou le PL1 Time (appelée PL1 Tau ici). Le schéma évolue également :


On notera ici que le PL2 est indiqué comme pouvant être soutenu en théorie pendant des centaines de secondes, dépendant de la valeur PL1 Tau sans plus de précisions. Là encore un indice potentiel sur la manière d'optimiser les performances, calculer une moyenne sur un temps plus large laisse de plus fortes opportunités pour obtenir des périodes de système idle pour « maintenir » la moyenne.

Reprenons maintenant le slide qui nous avait tant intrigué plus tôt :


Intel utilise déjà sur les solutions précédentes un driver baptisé DPTF qui peut être utilisé pour reconfigurer le TDP d'une puce (un pilote open source que l'on peut trouver ici ). Jusqu'ici il servait notamment au cTDP (configurable TDP) et aussi à un mode Low Power (LPM).

La nouveauté de Broadwell concerne l'Active Skin Temperature Management qui étend le rôle du driver DPTF pour prendre en compte la température du système, en plus de la température du processeur qui était déjà prise en compte. Dans ce cas, DPTF peut faire varier les valeurs PL1 et PL2 pour « profiter » de l'inertie thermique du châssis (en plus de l'inertie thermique du processeur). En clair, la spécification permet de dépasser le TDP annoncé dans la durée en redéfinissant les valeurs PL1 et PL2 ! De combien, et dans quelles circonstances n'est pas une information que nous avons pu obtenir. On nous aura tout de même indiqué qu'en pic maximal, ces puces pouvaient avoir une consommation de 15 watts sur une durée de 10 millisecondes et que les plateformes devaient être prévues électriquement pour cette charge.


Ainsi, nous avons pu mettre nos mains sur des prototypes de telles plateformes dont l'arrière entier du châssis servait de dissipateur thermique au système, la sonde de « skin température » étant placée sur la carte mère. Si nous n'avons pas pu choisir les benchs qui tournaient sur ces plateformes ou utiliser des outils de monitoring pour évaluer la consommation en pratique, il semblait clair que ces tablettes pouvaient s'échauffer au delà de ce que l'on attendrait pour 4.5 watts en charge.

Bien entendu, l'idée de base d'Intel qui consiste a rajouter une seconde gestion de l'inertie thermique, celle du châssis, en sus de celle du processeur, pour maximiser les performances est loin d'être inintéréssante, pour ne pas dire qu'elle est astucieuse, mais l'on ne peut s'empêcher de noter que cela ne fait que rajouter une couche de flou supplémentaire sur la notion de TDP déjà fortement malmenée, tout en déportant ce gain de performances sur la qualité (ou non) du châssis utilisé. Ainsi, un châssis comme celui de démonstration utilisé par Intel maximise fortement les performances et rien ne dit que les chiffres de performances de benchmarks que l'on nous a montré se retrouveront sur des designs finaux de constructeurs. Si la volonté d'optimiser d'Intel est louable, en pratique nous préfèrerions que le constructeur soit un peu plus clair sur ses spécifications qui deviennent fort difficilement lisibles !

Intel a donné quelques détails sur les changements apportés par ses premiers processeurs Broadwell à être disponibles sur le marché, à savoir les Core M.

D'abord côté gestion de l'énergie, les Core M apportent quelques changements dans leur manière de réguler la fréquence. En plus des seuils de consommation « Burst » (pointe de consommation autorisée pendant quelques secondes) et de base (la consommation maximale autorisée en charge sur une charge prolongée), un troisième seuil PL3 a été défini présenté comme un seuil maximal autorisé afin d'éviter les pics de consommation pour la batterie.


Pour alimenter le processeur, on retrouve toujours sur les Core M des systèmes de régulation de tensions intégrés directement dans le processeur (FIVR) mais ceux ci évoluent. On passe en seconde génération avec quelques changements au niveau des heuristiques afin d'améliorer le rendement en régulant la tension d'alimentation unique (Vccin) . Le présentateur d'Intel expliquait d'ailleurs les challenges assez particuliers liés à l'utilisation d'un FIVR lorsque l'on consomme peu d'énergie, et qui ont poussé a l'ajout de régulateurs linéaires utilisés en mode C7+, un nouveau niveau d'économie d'énergie pour le package complet.


C'est là que l'on retrouve d'ailleurs le changement le plus surprenant : l'ajout d'un throttling… au chipset ! La consommation est évaluée au niveau du package complet (pour rappel les Core M incluent le chipset dans le package) et des requêtes de throttling sont envoyées au chipset. ce dernier décide lui même son throttling en stoppant le PCI Express ou en groupant (avec un délai) les commandes SATA et USB pour les envoyer en une fois pour pouvoir couper les liens par la suite. On retrouve en général ce genre d'optimisations sur les plateformes mobiles type smartphone et tablette et il est bon de les voir également côté PC.


Notons enfin qu'Intel évoque avoir pris en compte la température totale du système en notant qu'un système « froid » peut être 50% plus performant qu'un système a température. Une variabilité des performances qu'on ne peut que regretter tant elle est massive et nous fait nous poser des questions sur la réalité du TDP annoncé par le constructeur.

Côté architecture, Intel a également donné quelques détails sur ce qu'apporte Broadwell face à Haswell en précisant les grandes lignes que l'on avait pu voir dans cette actualité.


On notera une réduction de la latence des multiplications en virgule flottante ainsi que des améliorations du côté des divisions côté latence et débit. Enfin, du côté des instructions dédiées à la cryptographie on retrouve quelques nouveautés avec notamment un nouveau générateur de nombres aléatoires.

C'est un Brian Krzanich décontracté, en jeans, qui a donné le coup d'envoi de l'édition 2014 de l'IDF, la conférence annuelle d'Intel dédiée aux développeurs. La première partie de la keynote était dédiée aux objets connectés et plus particulièrement - on se demande bien pourquoi - aux montres connectées et au côté « précurseur » d'Intel en la matière…

Le constructeur est ensuite revenu sur l'importance des datacenters dans l'utilisation des « wearables » et en a profité pour annoncer une plateforme  « d'analytics » dédiée spécifiquement à des objets sous la forme d'un outil cloud annoncé comme gratuit, sans plus de détails pour l'instant.

 
Côté clients, Intel est revenu sur sa volonté d'être ouvert à tous les systèmes d'opérations, de MacOS X à Chrome OS en passant par Android et Linux (mais aussi Windows). Le Core m, annoncé lors de l'IFA a été évoqué à nouveau avec quelques prototypes montrés de la part d'Asus, Lenovo, et d'autres partenaires.


Les premiers modèles de Core m qui seront disponibles cette année
La disponibilité des premiers modèles est toujours prévue pour octobre pour les premières machines, en quantité limitée. Notez qu'en ce qui concerne le PCN que nous avions noté la semaine dernière, si Intel n'en a pas parlé durant la keynote, un début de réponse nous a été donné parlant du fait qu'il s'agirait d'un changement de stepping, ce qui est quelque peu en contradiction avec le contenu du PCN qui parlait de demande du marché ayant évoluées. D'aucuns diront que les premiers stepping ne permettaient peut être pas d'exploiter le plein potentiel des puces et que l'on risque de voir des changements de caractéristiques, possiblement sur les fréquences pour la seconde fournée de Core m. Notez que les autres déclinaisons de Broadwell n'ont été évoquées que rapidement parlant de début 2015, sans plus de précision en ce qui concerne les SKU desktop malheureusement.


La plateforme de Skylake vue de loin, Intel n'ayant pas autorisé la presse à prendre une photo de près pour l'instant !
Pour l'après Broadwell, Intel a effectué une première démonstration de Skylake avec une plateforme desktop faisant tourner 3D Mark. Une plateforme mobile a également été montrée rapidement comme étant fonctionnelle. Côté disponibilité, il semblerait qu'il faudra attendre un peu plus. En effet si l'on parlait de Q2 jusqu'ici dans les roadmaps, Kirk Skaugen a évoqué une mise en production de Skylake pour la seconde moitié de 2015 et un lancement en 2015 sans plus de précisions.

A quelques heures du début de l'Intel Developer Forum, le constructeur annonce aujourd'hui sa nouvelle génération de processeurs pour serveur Xeon. Nous connaissons déjà les grandes lignes de ces puces puisque leur déclinaison « grand public » à déjà été lancée à la fin du mois d'aout, à savoir les Core i7 5000. A l'image de ces derniers, Intel apporte l'architecture Haswell ainsi que le passage à la mémoire DDR4.

Un wafer de Xeon E5 2600 « version »18 coeurs
En pratique, les processeurs de la gamme Xeon E5-1600/2600 utilisent le socket LGA 2011-v3 et la gamme se retrouve scindée en deux. Les E5-1600 sont des Haswell-E (comme les Core i7 5000) et sont limités aux plateformes 1 socket. Les E5-2600 par contre sont des Haswell-EP et peuvent être exploitées en configuration deux sockets.

Intel annonce aujourd'hui pas moins de 25 modèles différents s'étalant de 4 à 18 coeurs (contre 12 au maximum précédemment pour la gamme Xeon E5-2600v2 en Ivy Bridge-EP), indiquant même qu'une dizaines de modèles additionnels existent également, produits pour des clients spécifiques. Techniquement, le constructeur produit trois dies différents pour créer cette gamme :

 
La configuration LCC représente ce que l'on retrouve dans les Core i7 avec un seul contrôleur mémoire et jusqu'a huit coeurs sur le die. Les dies des versions MCC/HCC (Medium/High Core Configurations) rajoutent un second contrôleur mémoire. En pratique ces versions sont partitionnées en deux, avec deux ring bus distincts. Le premier groupe relie huit coeurs à un contrôleur mémoire (deux canaux) et aux liens QPI/PCI Express 3.0, tandis que le second groupe relie 10 coeurs à un second contrôleur mémoire (deux canaux toujours). Les deux ring bus sont également interconnectés entre eux même si pour l'instant nous n'avons pas plus de détails sur cette interconnexion.

En pratique la gamme d'Intel est variée avec des TDP qui montent jusque 145 watts pour les versions serveurs (jusque 160 watts pour les modèles workstation). Le modèle haut de gamme est représenté par le Xeon E5-2699v3, ses 18 coeurs et ses 45 (!) Mo de cache L3. La puce propose une fréquence de base de 2.3 GHz et une fréquence Turbo maximale de 3.6 GHz. Voici la liste complète des puces annoncées :


Notez que vous pouvez retrouver cette gamme également sur le site d'Intel .