Actualités divers

Nous notions en juin dernier la baisse continue de la mémoire DDR3 depuis l'incendie de l'usine SK Hynix en 2013. A l'époque, le cout d'une puce mémoire de 512 Mo de DDR3-1600 se négociait à 2.672$.

Les prix ont continué de chuter durant l'été et en septembre, le prix contractuel pour les modules SO-DIMM 4 Go (nécessitant huit puces de 512 Mo) est tombé sous la barre des 18.50$, une première que rapporte TrendForce . Côté puces le prix des puces 512 Mo de DDR3-1600 est au moment où nous écrivons ces lignes de 2.122$, ce qui représente une baisse de plus de 20% par rapport au mois de juin.

La mémoire DDR4 a également vu ses prix chuter puisque sur le mois de septembre, un module SO-DIMM 4 Go DDR4-2133 se négociait à 20$. L'écart sur les prix instantané est un peu plus élevé puisqu'il faut compter aujourd'hui 2.716$ pour une puce 512 Mo. Si l'on ramène cela au cout des puces pour un kit de 16 Go, il faut compter 67,904$ de puces pour de la DDR3, et 86,912$ pour de la DDR4. Un surcout brut de 28% (contre 38% en juin !) qui semble être atténué en prime par un effet de stock important sur la DDR4. TrendForce pointe du doigt que Windows 10 n'a pas eu l'effet escompté par beaucoup, et a peut-être même eu un effet inverse sur les ventes de portables au troisième trimestre, généralement une période de vente faste.

La société Chipworks a confirmé via son blog une semi surprise : l'A9, le SoC ARM custom présent dans l'iPhone 6s d'Apple existe en deux variantes, une produite par Samsung et l'autre par TSMC. Selon Chipworks, ils ont trouvé ces deux puces dans « deux modèles identiques », tandis que iFixit a trouvé la version Samsung dans un iPhone 6s  et la version TSMC dans le modèle 6s Plus .

Les deux puces portent une référence différente (APL0898 et APL1022) et mesurent respectivement 96 mm2 et 104.5 mm2 (l'A8 en 20nm mesurait 89mm2 à titre de comparaison). Le nombre de transistor est inconnu, il était de 2 milliards sur l'A8. Le process de Samsung (partagé sous licence avec GlobalFoundries) est un 14nm FinFET tandis que celui de TSMC est un 16nm FinFET même si en pratique les nomenclatures ne veulent plus dire grand-chose. Samsung semble avoir tout de même un avantage de densité, quelque chose que l'on attendait, TSMC avait déjà annoncé dès l'année dernière qu'ils proposeraient une seconde version de leur process 16nm en 2016 (le 16 FinFET Plus) afin d'améliorer la densité et être plus compétitif avec la concurrence.


Au-delà de leurs tailles différentes, les puces semblent se comporter de manière similaire dans les premiers benchmarks que l'on a pu croiser, même s'il est encore tôt pour se faire une idée complète. Techniquement l'A9 est un SoC composé pour sa partie CPU d'un dual core basé sur une architecture ARM 64 bit custom et cadencé à 1.8 GHz accompagné de 3 Mo de cache L2. Un GPU issu de chez PowerVR avec « six cores » s'occupe de la partie graphique, le CPU et le GPU partageraient possiblement 8 Mo de cache L3. Apple annonçait +70% de performance CPU et +90% de performances graphiques par rapport à sa génération précédente gravée en 20nm par TSMC, des chiffres qui se vérifient à peu près dans les premiers benchmarks. Le SoC est de type PoP avec 2 Go de mémoire LPDDR4 au-dessus (et l'on notera pour l'anecdote la présence d'un contrôleur NAND PCIe/NVMe  dans l'iPhone 6s !)

Si l'on s'attendait à voir Samsung et TSMC produire la nouvelle génération de puces d'Apple, beaucoup pensaient que Samsung aurait récupéré la production de l'A9 et TSMC celle de l'A9X (la version iPad du SoC). En juillet dernier, TSMC avait cependant semé le doute indiquant avoir déjà réalisé ses premières livraisons de puces à ses clients.

Le choix d'utiliser deux process distincts pour produire une même puce est original de la part d'Apple qui n'a toutefois pas les mêmes problèmes que tout le monde. Le volume de l'iPhone (13 millions vendus en un weekend, 200 millions attendus sur l'année) permet à la marque de justifier aisément le cout double de développements séparés pour deux process différents (les process sont incompatibles dans leurs règles et les designs doivent être adaptés pour chaque fondeur).

Cela permet également d'améliorer le volume de disponibilité dès le lancement - un problème particulièrement important sur des process de toute dernière génération, il suffit de regarder la disponibilité anémique des Skylake d'Intel pour s'en convaincre - et de minimiser les problèmes de yields que pourraient avoir l'un ou l'autre de ses fournisseurs.

En janvier 2013 le spécialiste du watercooling intégré Asetek avait porté plainte contre Cooler Master, arguant que ce dernier enfreignait 2 de ces brevets. En décembre, un premier jugement avait donné raison à Asetek et condamné Cooler Master à payer 14.5% de royalties sur les ventes aux Etats-Unis depuis 2012 soit environ 400 000$.

Un autre jugement vient d'être rendu, il alourdit la note à 25,375% sur les produits vendus depuis le premier janvier 2015 et interdit la vente des watercooling AIO Cooler Master aux Etats-Unis. Cooler Master a encore la possibilité de faire appel de cette décision, et il faut noter que la R9 Fury X d'AMD, qui fait appel à un refroidissement liquide conçu par Cooler Master et qui est sortie après le procès, n'est pas visée pour le moment.

Depuis août 2012, Asetek s'est lancé dans une bataille juridique contre ses concurrents utilisant un notamment un ensemble waterblock+pompe dont il clame être l'inventeur. CoolIT fut le premier à être attaqué, mais en février dernier les deux sociétés ont annoncées un accord dont les détails n'ont pas été communiqués… alors qu'en juin 2014 CoolIT avait attaqué Asetek sur un autre brevet ! De son côté Swiftech avait décidé de s'éviter un procès en retirant de la vente outre-Atlantique son kit H220 en juillet 2013.

Un projet de boitier qui semble intéressant  est apparu il y a trois jours sur la plate-forme de financement participatif Indiegogo. Le boitier C1 de Crono Labs, un nom derrière lequel se cachent deux jeunes irlandais de 17 et 18 ans, vient se fixer sur un pied qui accueillera également l'écran de votre choix via une fixation VESA. Il est bien entendu déjà possible de fixer une petite machine derrière des écrans disposant d'une fixation VESA, mais cette-fois le concept est donc inversé. En soit ce n'est pas une nouveauté puisque par exemple Crate Computers  a un concept similaire, mais ne vend pas le boitier seul.

Le C1 peut accueillir une carte mère microATX ou Mini-ITX, une alimentation ATX, une carte graphique de 26,7cm, deux disques 3.5 ou 2.5" et 4 ventilateurs 120mm. Vu le positionnement de la carte graphique, le ventirad sera forcément low-profile. Dans le cas d'une configuration en Mini-ITX il serait possible d'utiliser deux radiateurs de watercooling, l'un en 120mm l'autre en 240mm. Il dispose d'une poignée pour le transport, le boitier en lui-même mesure 44,6x27x12,2 cm.

Pour l'instant le projet n'en est qu'à ses débuts, avec un budget de 2000$ destiné à produire 4 prototypes. Crono Labs prévoit ensuite d'enchaîner sur une autre campagne de financement destinée à financer une première production de 1000 unités avec une livraison attendue pour février 2016. Une date qui semble optimiste. Reste à voir si ce projet ira au bout !

Alors que la DDR4 commence à peine à se démocratiser avec l'arrivée de Skylake, Samsung a profité de l'IDF pour parler de l'après DDR4. D'après les projections de Samsung, cette mémoire devrait faire son apparition aux alentours de 2020, en premier lieu sur serveurs.

Côté vitesse cette mémoire pourrait atteindre un débit de 3.2 à 6.4 Gbps (soit "DDRx-6400"), avec une capacité par puce de 8 à 32 Gb, le tout gravé en moins de 10nm. Samsung indique au passage qu'une bande passante de 51,2 Go /s par canal en 64-bit nécessitera probablement un nouvel interfaçage, évoquant un passage à des connexions optiques. Cela ne serait pas sans conséquence sur les coûts, si bien qu'on peut se demander si cette future mémoire ne serait alors pas réservée aux serveurs, les PC "classiques" se contentant d'une mémoire HBM très rapide mais non upgradable intégrée au sein du packaging CPU.

Enfin Samsung a rapidement évoqué les mémoires intermédiaires entre DRAM et NAND telles que la TT-MRAM, la PRAM et la Re-RAM, indiquant toujours travailler sur le sujet mais que les technologies manquaient encore de maturité.