Les contenus liés aux tags Intel et Micron
Afficher sous forme de : Titre | Flux
Les 5 contenus précédents128 Gb de Flash en 20nm chez IMFT
MLC 20nm chez Intel / Micron
MLC 3BPC en 25nm chez IMFT
MLC 25nm Intel/Micron en production
Flash NAND MLC 25nm pour Intel et Micron
3D NAND 48 couches chez Toshiba
(0) Réaction
Toshiba vient d'annoncer avoir produit des puces mémoires flash (NAND) à construction verticale (souvent appelée 3D NAND) à 48 couches. Pour rappel, en 2007 Toshiba avait été le premier à produire une technologie de mémoire ou l'organisation des cellules se fait non plus de manière horizontale comme traditionnellement, mais cette fois ci de manière verticale.
La mémoire NAND traditionnelle au milieu en haut peut être empilée (Stack), la stratégie classique que l'on voit à droite, ou bien transposée verticalement (le chemin de gauche) pour réaliser une structure appelée BiCS par Toshiba qui peut être vue comme le pendant du FinFET pour la NAND
En 2007, Toshiba ne précisait pas le nombre de couches qu'il avait réussi à superposer dans sa structure mais évoquait dans son communiqué de presse le nombre de 32 pour expliquer les difficultés de l'empilement. Presque huit années après, le constructeur indique aujourd'hui avoir produit des puces 48 couches de 128 Gbits (16 Go) qui sont disponibles dès aujourd'hui sous la forme d'échantillons.
Toshiba indique également qu'il commercialisera cette mémoire à partir de 2016, elle sera fabriquée en volume dans la nouvelle Fab2 située à Yokkaichi au Japon. En 2014, Toshiba avait annoncé remplacer cette ancienne usine par une nouvelle qui serait capable de produire de la mémoire NAND classique et « 3D » à compter de 2016. Le communiqué de la marque indique que la Fab2 devrait être opérationnelle durant la première moitié de 2016.
Cette structure de mémoire permet théoriquement d'augmenter fortement la densité même si pour l'instant, il faut se contenter de puces 128 Gbits pour ce premier échantillon. On rappellera que si Toshiba a été pionnier de cette technologie, Samsung avait été le premier à lancer la production de sa propre version de mémoire NAND verticale, baptisée V-NAND en 2013. Si l'agencement technique semblait légèrement différent du BiCS de Toshiba (voir notre article), le principe de base reste le même.
Cette V-NAND s'est ainsi retrouvée dans les SSD 850 Pro du constructeur sous la forme de puces empilant 32 couches. De son côté, si Toshiba met en avant l'empilement de 48 couches, on ne connait pas encore la finesse de gravure qui sera utilisée. Plus de détails seront probablement dévoilés d'ici à l'année prochaine. Pour le reste de la concurrence, Intel et Micron devraient proposer leur version 3D NAND 32 couches au second semestre 2015, tandis qu'il faudra attendre 2016 pour Hynix.
Micron affûte ses armes pour la NAND 3D
Micron vient d'annoncer que les travaux visant à doubler la capacité de production de sa Fab10 de Singapour avaient débutés. Avec 23 700m² supplémentaires, cette extension nommée F10X permettra à elle-seule de graver de la NAND 3D Micron de 2nde génération sur 140 000 wafers par mois, soit le niveau actuel de production de la Fab 10 qui produit pour l'instant de la NAND 16nm.
Micron a également donné quelques détails supplémentaires sur ses avancées côté NAND lors d'une conférence destinée aux analystes en février . On a notamment appris à cette occasion de la 16nm TLC était actuellement produite à Singapour et que le fabricant avait pour intention de lancer des SSD l'utilisant au second semestre. Pour la suite Micron mise à 100% sur la NAND 3D et la première génération devrait pour sa part être produite à compter de la mi-2015, pour une introduction sur des SSD en toute fin d'année.
Micron travaille pour rappel conjointement avec Intel sur cette NAND 3D, un domaine dans lequel ils accusent du retard sur Samsung. Ils ont toutefois l'intention de le rattraper ce retard avec une puce 256 Gb 32 couches qui offrira une meilleure densité par mm² que Samsung et un coût inférieur. On notera que si les projections de coût font état de versions MLC et TLC pour la NAND 3D 32 couches, pour les futures versions générations 48, 64 et 96 couches seule la TLC est mentionnée. Actuellement en développement, la NAND 3D de 2nde génération qui sera produite dans l'extension de F10X débarquera un an après la 1ère, suivie un an plus tard de la 3è génération.
3D NAND en 2015 chez Intel / Micron
Lors d'une conférence destinée aux investisseurs, Intel a dévoilé quelques informations sur sa prochaine génération de NAND 3D qui verra le jour en 2015. Le constructeur prévoit une densité par die de 256 Gbits en MLC, le double des puces "2D actuelles" et quasi 3x plus que la dernière génération de V-NAND Samsung 40nm qui atteint 86 Gbits en MLC.
Pour ce faire Intel, qui travaille sur le sujet avec Micron au sein de leur joint-venture IMFT, utilise probablement une finesse de gravure plus fine puisque dans les deux cas le nombre de couches est de 32. On ne connait par contre pas la taille du die en comparaison de celui de Samsung, mais Intel met en avant une percée en termes de coût de production par rapport à la V-NAND Samsung. Ce dernier devrait toutefois répondre au second semestre 2015 avec une nouvelle génération de V-NAND.
Intel profite de cette densité accrue pour annoncer qu'il serait possible d'obtenir une capacité de stockage de 1 To sur seulement 2mm de hauteur, logiquement en empilant 32 de ces die, et qu'il sera également possible d'utiliser ce type de puce pour atteindre des capacités supérieures à 10 To des SSD (professionnels, même si ce n'est pas précisé).
Les autres constructeurs ont également dans leur carton de la NAND 3D, mais il faudra a priori attendre 2016 chez SanDisk/Toshiba comme chez Hynix.
Micron en charge de la mémoire des Knights Landing
Nous vous en parlions en novembre dernier, la prochaine génération de Xeon Phi (Knights Landing) prévue pour la mi-2015 intégrera jusqu'à 16 Go de mémoire embarquée ultra-rapide délivrant une bande passante de l'ordre de 500 Go /s.
On apprend aujourd'hui que cette mémoire sera produite par Micron, qui l'a développée en collaboration avec Intel en prenant pour base l'Hybrid Memory Cube dont on parle depuis quelques années déjà. Les puces se trouveront sur le même packaging que les Xeon Phi, et seront reliées à ce dernier par une interface à très haute vitesse.
Dans son communiqué Micron indique que cette mémoire a une bande passante 5x supérieure à la DDR4 tout en prenant 50% de place en moins et avec un ratio bande passante/consommation multiplié par 3.
Pour rappel ces nouveaux Xeon Phi gravés en 14nm devraient gérer l'AVX-512, la DDR4, le PCIe Gen3 et seront disponibles en version Socket comme en carte fille PCIe. Un Xeon Phi pourra intégrer jusqu'à 72 cœurs de type Silvermont associés par paire, gérant chacun deux grosses unités vectorielles prenant en charge le traitement des instructions AVX-512 et partageant un cache L2 de 1 Mo. En sus de la mémoire embarquée, ils géreront six canaux de DDR4 permettant d'adresser 384 Go de mémoire supplémentaire.
Intel se désengage partiellement d'IMFT
Intel vient d'annoncer par un communiqué de presse son désengagement partiel d'IMFT. Montée avec Micron en 2006, IM Flash Technologies est une joint venture dédiée à la production de puces de mémoire flash NAND. L'accord annoncé aujourd'hui indique le désengagement d'Intel dans deux des trois usines qui appartenaient à la joint venture, celle de Singapour lancée en avril dernier, ainsi que la production partiellement en cours dans une usine de Micron à Manassas en Virginie. Les deux usines appartiendront désormais à Micron.
Intel conserve cependant ses parts dans la troisième usine d'IMFT, située à Lehi dans l'Utah qui produit actuellement des puces 20nm. L'accord stipule que Micron continuera à fournir Intel en puces NAND au-delà de la capacité de la joint venture. Les deux sociétés indiquent également souhaiter étendre le champ d'action d'IMFT en dehors de la mémoire flash NAND, vers d'autres types de, dixit le communiqué, mémoires émergentes.
Les 5 contenus précédents
