Les contenus liés au tag IBM
Afficher sous forme de : Titre | Flux
Prototype de transistor 9nm pour IBM
(0) RéactionDes chercheurs d'IBM ont publié un papier (payant ) détaillant la construction d'un prototype de transistor, fonctionnel, à base de nanotube de carbone dont la taille n'est que de 9nm. IBM avait déjà utilisé un nanotube précédemment dans la construction d'un transistor.
La nanotube est utilisé pour remplacer le canal, la partie du transistor qui laisse, ou non, passer le courant en fonction de la tension appliqué sur la porte (gate, en dessous sur le schéma). Il s'agit ici du premier transistor de ce type passant sous la taille de 10nm pour le canal. Côté performances, le transistor alimenté à 0.5V est estimé quatre fois plus performant qu'un éventuel équivalent utilisant un canal en silicium.
La production de ce prototype est cependant complètement artisanale, les portes étant déposées manuellement sur le tube afin de créer le transistor. Le papier décrit les différents problèmes à surmonter pour produire plus d'un transistor. La pureté du nanotube en est un, tout comme la question de l'alignement, importante dès que l'on essayera de chainer de multiples transistors pour créer un circuit.
IBM va produire l'Hybrid Memory Cube
Micron vient d'annoncer qu'il allait faire fabriquer par IBM sa mémoire Hybrid Memory Cube. La gravure se fera dans l'usine IBM de East Fishkill située dans l'état de New-York avec un process 32nm HKGM. L'Hybrid Memory Cube est composée d'une couche logique qui est interconnectée à empilement de plusieurs die mémoire via le TSV (Through Silicon Via).
Cette technologie permet de relier plusieurs die entre eux via des connexions verticales qui passent donc au travers même des die. Cette verticalité permet de réduire drastiquement la longueur des connexions, ce qui permet entre autre d'améliorer la vitesse, d'abaisser la consommation et de réduire la taille du packaging.
Les débits atteints par une mémoire HMC sont très élevés puisqu'une puce de 512 Mo atteindrait les 128 Go /s soit 10 fois la bande passante de la DDR3-1600. Avec 8 watts la consommation rapportée à la bande passante est également en baisse, mais elle est en hausse si on la rapporte à la capacité.
Pour le moment la HMC devrait être assez chère et réservée à des applications industrielles. A terme on peut penser que ce type de mémoire pourrait être utilisé dans des produits plus grand public, afin par exemple de servir de mémoire locale pour un APU.
450 mm, tout le monde s'accorde !
Nos confrères d'EEtimes rapportent aujourd'hui la création de deux plans d'investissements concernant les semi conducteurs dans l'état de New York, aux Etats Unis. Le premier concerne l'alliance technologique "Common Platform" (IBM, GlobalFoundries et Samsung) qui annonce un investissement de 3.6 milliards de dollars sur le développement des process de fabrication en 22 et 14nm.
L'autre investissement est encore plus particulier puisqu'il s'agit de l'annonce du Global 450 Consortium (G450C), un regroupement de l'industrie autour de la transition vers des wafers de 450mm de diamètre (contre 300 aujourd'hui). Pour rappel, augmenter le diamètre des wafers permet de réaliser des économies d'échelle en augmentant la quantité de puces que l'on peut produire.
Cette transition de l'industrie, voulue depuis des années par Intel s'est heurtée jusqu'ici au reste de l'industrie (Intel dépend également des fabricants d'outils de photolithographie, eux-mêmes dépendant des autres fabricants de semiconducteurs), plutôt hésitante sur le sujet. Les transitions successives vers des procédés de gravures de plus en plus fins ont conduit à une diminution de la taille des puces, qui si elle est compensée chez Intel par une augmentation des transistors, ne l'est pas forcément pour tous les clients des autres fabricants.
L'investissement à New York sera réalisé en partie par Intel qui y construira un centre de recherche et de développement autour de cette technologie. L'annonce la plus importante tient aux membres annoncés du Global 450 Consortium, à savoir bien évidemment Intel, mais également les membres de la Common Platform (IBM, GlobalFoundries, Samsung) et TSMC qui investiront conjointement 575 millions de dollars sur le sujet. Les constructeurs d'outils comme ASML ont également indiqué qu'ils proposeraient sous peu des solutions 450 mm de type EUVL.
GlobalFoundries, jusqu'ici réticent sur le 450 mm a évoqué son arrivée possible pour le node 14nm. Intel de son côté n'a pas précisé de délai pour sa transition à cette technologie.
Nouvelle étape pour la PRAM !
La mémoire à changement de phase, appelée également PCM (Phase-change Memory) ou PRAM (Phase-change Random Access Memory), vient de franchir une nouvelle étape avec la mise au point par IBM d'un prototype capable de stocker 2 bits mémoires dans une cellule. Ce pas est important puisqu'il permet à la PCM d'avoir une meilleure densité et donc coût par bit inférieur, comme c'est le cas pour la Flash MLC qui stocke également deux bits par cellule.
Pour l'instant on est toutefois loin d'une commercialisation et le prototype est une puce de 64 Mo gravée en 90nm, contre 25nm pour les dernières mémoires Flash. IBM vise pour le moment 2016 pour des applications serveurs, et a donc le temps de transposer la technologie sur des process plus fins d'ici là.
Comme la mémoire Flash NOR ou NAND, la PCM est non volatile et est donc capable de conserver les données même si elle n'est plus alimentée. Chaque cellule contient du chalcogénure, un matériau capable de passer d'un état vitreux (molécules en désordre) à un état cristallin (molécules rangées selon un motif). Ces deux états diffèrent par leur propriété électrique et la mesure de la résistance permet donc de lire les données qui sont écrites en changeant l'état par échauffement.
L'avancée d'IBM consiste donc à stocker gérer des états intermédiaires pour un total de 4 états correspondants à 00, 01, 10 ou 11 en termes binaires. Haris Pozidis, qui a mis au point la technologie, estime qu'il sera à terme possible de stocker 3 bits par cellules, voir 4 en changeant de matériaux.
Un problème à régler en urgence reste la gestion de l'évolution de la résistance des cellules au fil du temps. En utilisant des états intermédiaires, une telle mémoire est plus sensible à l'évolution de la résistance offerte par une cellule au fil du temps et qui peut entrainer des erreurs de lecture (lire 00 par exemple alors qu'on avait stocké 01). Pour contourner le problème IBM à mis au point un algorithme qui ne se base pas sur la résistance absolue pour mesurer l'état mais sur la résistance relative entre les cellules. Ceci permet à IBM d'annoncer un taux d'erreur d'environ 1 pour 100 000 après 37 jours à température ambiante, ce qui devrait permettre d'atteindre les 1 pour 10^15 (1 millions de milliards) avec une correction d'erreur, mais pour le moment l'algorithme n'as été utilisé que sur une puce de test plus petite et sur seulement 200 000 cellules.
Les promesses de la mémoire PCM sont multiples par rapport à la Flash, puisque IBM annonce des vitesses en écriture améliorées par un facteur de 100 avec une latence en écriture de seulement 10 microsecondes et une endurance d'au moins 10 millions de cycles. Reste maintenant à voir si ces promesses seront tenues en pratiques d'ici 2016 !
Pour rappel Samsung fabrique depuis 2009 de la PRAM , mais pour l'instant avec des spécifications qui la limite aux applications mobiles. Hynix et Micron travaillent également sur ce type de mémoire.
IBM: 1ère cellule de SRAM 22nm
IBM annonce avoir fabriqué la plus petite cellule de SRAM du monde, gravée en 22nm (la longueurs des portes étant inférieure à 25nm) en partenariat avec AMD, Freescale, ST, Toshiba et l'University of Albany's College of Nanoscale Science and Engineering.
Si sa taille de 0,1micron² s'explique par sa simplicité, elle ne dispose que de six transistors, il faut souligner qu'elle a été réalisée avec des outils de production conventionnels (immersion lithographique de type high-numerical-aperture) sur un wafer de 300mm alors que ce type de record est souvent atteint avec du matériel non standard.
C'est donc une bonne nouvelle pour IBM et ses très nombreux "partenaires" parmis lesquels on retrouve aussi Infineon, Samsung ou encore Chartered Semiconductor mais en ce qui concerne l'utilisation du 22nm pour les CPUs AMD, il ne faut pas s'attendre à quoi que ce soit avant 2012 environ dans l'hypothèse la plus optimiste.
