Les contenus liés au tag 3D XPoint

Annoncé en juillet 2015, la mémoire 3D XPoint est pour rappel une nouvelle technologie mémoire annoncée par Intel et Micron. Cette mémoire est censée offrir un compromis entre DRAM et NAND, que ce soit en termes de coût mais aussi de vitesse, tout en conservant la persistance de données de cette dernière. Elle pourrait ainsi être utilisée au sein de SSD offrant 5 à 8x plus d'IOPS mais aussi sur des DIMM. Combiné à de la DRAM, la ReRAM qui est certes un peu moins rapide permet en effet d'offrir pour un même tarif une capacité doublée.

Mais alors qu'il était initialement question d'un lancement commercial en 2016, Guy Blalock le co-DG d'IM Flash (joint-venture Intel/Micron) a indiqué qu'il faudrait encore 12 à 18 mois afin de pouvoir lancer la production en volume alors que les échantillons seraient presque prêts. Il faut dire que 3D Xpoint nécessiterais de nombreux nouveaux matériaux, dont certains ne sont trouvables que chez un seul fournisseur.

De plus à l'instar de ce qui se passe avec la migration vers la 3D NAND, le coût de la transition des chaines de fabrication de NAND classique vers 3D XPoint explose tout comme l'espace nécessaire pour assurer un bon débit du fait de nombreuses étapes supplémentaires dans la fabrication. Pour ne rien arranger les futures transitions vers les 3D Xpoint de seconde et troisième génération qui nécessiteront peut-être l'EUV devraient être aussi couteuses, alors que côté 3D NAND le coût sera divisé par 2.

Voilà qui tempère quelque peu les annonces en fanfare de l'été dernier, alors qu'à l'époque Intel et Micron avaient indiqués que la 3D Xpoint était … en production ! Il ne s'agissait donc en aucun cas d'une production de puces finales et en volume. Au passage, Guy Blalock a enfin confirmé ce qui se cache derrière la 3D Xpoint, à savoir un matériau de type chalcogénure associé à un switch Ovonyx : on a donc à faire à de la PRAM (Phase-change memory) et non de la ReRAM.

Ovonyx est une société crée en 1999 entre autre par un ancien dirigeant de Micron et qui a longuement travaillé sur la PRAM et qui a vendu de nombreuses licences pour utiliser ses brevets à des entreprises tierces, Intel a investi dans la société en 2000 et 2005 et Micron a racheté des parts de la société en 2012. En juillet 2012 Micron avait annoncé être le premier à fabriquer une puce PCM en volume, à l'époque une puce de 128 Mo fabriquée en 45nm qui était combinée avec 64 Mo de LPDDR2… avant de mettre ensuite de côté la PCM pour plusieurs années. Espérons que 3D XPoint aura droit à un meilleur sort !

Le partenaire d'Intel sur la mémoire 3D XPoint était présent sur l'IDF avec un stand ou l'on pouvait apercevoir un wafer de NAND 16nm, ainsi qu'un module 3D NAND de 256 Gbits.

La société a également effectué une présentation ou elle a évoqué ses technologies mémoires. Le constructeur continue de travailler sur l'Hybrid Memory Cube (HMC), une technologie qui supperpose des dies de mémoires avec une couche de contrôleurs logiques. La troisième génération est en cours de développement même si l'on ne sait pas encore ce qu'elle apportera.

Micron est également revenu sur la complexité de la fabrication de la mémoire DRAM a 20nm et au dela. L'augmentation des coûts via les masques et les opérations rend de plus en plus difficile chaque passage à un nouveau node. Malgré tout le fabricant s'est felicité de ses yields atteint en 20nm et a indiqué travailler sur le 15nm et au delà.


Côté NAND, Micron a confirmé que le 16nm serait son dernier node « traditionnel » et qu'il passait au delà à une gamme 100% 3D NAND. Cette variante de la NAND permet pour rappel de construire les cellules verticalement pour les empiler en augmentant la densité. Un avantage important qui permet d'utiliser des process plus anciens, et mieux maitrisés, autour de 50nm pour la première génération de Micron. La seconde génération de 3D NAND apparaitra en 2016.

3D XPoint a été peu évoqué, si ce n'est sur le fait qu'il y aura une seconde génération de cette mémoire en 2016. On notera que Micron parle toujours sur ses roadmaps d'une seconde nouvelle mémoire qui arriverait en 2017. Une variante de STTRAM (Spin Transfer Torque RAM) semble être l'une des possibilités, il faudra attendre un peu avant d'en savoir plus !

Pour le second jour de l'IDF, Intel nous a donné quelques petits détails en plus sur Optane/3D XPoint. Lors d'une session dédiée aux serveurs, quelques chiffres ont été donnés concernant la version DIMM de la mémoire Optane/3D XPoint.

Coté coût, Intel avait toujours indiqué qu'il se situerait entre celui de la mémoire NAND et celui de la DRAM. En pratique Diane Bryant a indiqué qu'a capacité égale, le prix des DIMM pourrait être inférieur de moitié à celui de la mémoire DDR4. Côté capacité on pourra atteindre 4x la densité, ce qui est relativement flou étant donné qu'on ne sait pas s'il s'agit d'une comparaison avec de la mémoire registered ou classique. En pratique on se souvient qu'Intel a annoncé que ses premières puces 3D XPoint seront des puces de 128 Gbits. Avec huit puces on peut imaginer des DIMM de 128 Go, et de 256 Go avec 16 puces.

Lors d'une session dédiée à la mémoire, nous avons également continué d'entendre le message par lequel la DDR4 Optane rentrera bel et bien dans des slots DDR4 classiques, mais il ne s'agira pas d'une gestion pleinement transparente.

Officiellement Intel indique que cette mémoire DIMM Optane sera dédiée spécifiquement à sa plateforme Skylake serveur, et il semble que le contrôleur mémoire intégré dans Skylake disposera d'un mode de fonctionnement spécifique pour la DIMM Optane même si nous n'avons pas pu obtenir plus de détails techniques. Il nous a été répété à nouveau qu'il sera possible de mixer sur les canaux mémoires des DIMM Optane et DDR4 malgré tout, et qu'il pourrait être nécessaire d'avoir de la mémoire DDR4 classique pour démarrer le système (la mémoire Optane étant alors gérée comme un second niveau de mémoire).

Dans tout les cas, il nous a été confirmé sans la moindre équivoque que ces DIMM Optane « DDR4 » ne fonctionneront pas sur d'autres plateformes, y compris les plateformes Skylake desktop actuelles.

Le premier Keynote de cet IDF était l'occasion d'assez peu d'annonces concrètes même si certaines étaient intéressantes. Brian Krzanich n'aura pas parlé du tout des architectures à venir ou du retard du 10nm, préférant évoquer de grandes idées, parfois un peu vagues. Peut être pour ne pas parler des choses qui fâchent !

On passera donc rapidement sur les différentes initiatives logicielles et les divers partenariats mis en avant. On retiendra surtout qu'Intel continue de pousser fortement derrière sa technologie de caméras 3D RealSense avec des SDK pour a peu près tous les OS (y compris pour les systèmes dédiés à la robotique et aux IoT), et que de nouveaux constructeurs vont proposer des caméras 3D comme par exemple Razer dont un modèle était montré.

On notera également l'arrivée de nouveaux SDK pour Curie , l'implémentation du SoC Quark qui avait déjà été présenté lors du CES et qui vise le marché des wearables.


Le constructeur annonçait également des partenariats pour EPID, Enhanced Privacy ID, une technologie d'identification poussée depuis quelques années par Intel (voir ce PDF de 2011 ) et pour laquelle la société annonçait deux partenariats avec des vendeurs de microcontroleurs IoT (Atmel et Microchip). Une des idées présentée derrière EPID était d'utiliser des bracelets connectés intelligents (qui reconnaissent leur porteur) pour effectuer l'identification et remplacer les mots de passe dans le cadre de l'entreprise.


La vraie annonce concernait Optane, le nom commercial qu'Intel utilisera pour la mémoire 3D XPoint qui avait été présentée brièvement fin juillet. Il s'agira du nom de la marque qui regroupera la mémoire 3D XPoint avec le contrôleur et les firmwares dédiés. Au delà de l'annonce du nom, le constructeur a fait une démo rapide d'un early prototype de SSD Optane connecté en PCI Express (le constructeur n'a pas dit sur combien de lignes il était connecté) comparé à un SSD DC P3700.


Plusieurs tests de performances ont été montrés, réalisés sous IOMeter, montrant un avantage de 5 à 8x « pratique » selon les charges (70/30 lecture/ecriture, et lecture en QD 1 à 8) par rapport au SSD DC P3700. Pour ce qui est des détails techniques, nous n'en aurons pas eu durant le keynote. Nous avons tout juste obtenu la confirmation qu'Intel proposera des disques au format « SSD » mais également sous la forme de DIMM DDR4. Des DIMM qui seraient utilisables sur une future plateforme serveur Intel non annoncée ou elle pourrait même cohabiter avec des DIMM de DRAM classiques (on ne sait pas de quelle manière). Il faudra attendre l'année prochaine pour avoir plus de détails !

Intel et Micron viennent d'annoncer conjointement une nouvelle technologie de mémoire baptisée « 3D XPoint » (à prononcer « 3D Crosspoint »). Les deux sociétés ont présenté cette technologie comme une nouvelle classe de mémoire, à mi-chemin entre la DRAM et la NAND. Il s'agit d'une technologie mémoire non volatile (comme la NAND) mais annoncée comme significativement plus rapide.

Les deux sociétés ont été relativement muettes sur les détails mais on peut tirer quelques informations des grandes lignes qui ont été révélées. Techniquement on peut considérer 3D XPoint comme une « variante » de la NAND dont elle modifie les deux éléments principaux, le switch et la cellule de stockage.

Au niveau de la cellule de stockage, et contrairement à de la NAND, on ne retrouve plus de transistor : les données ne sont plus stockées sous forme d'électrons mais en utilisant le changement de propriétés des matériaux utilisés pour créer les cellules (les blocs jaunes/verts sur le schéma). Le type de matériaux utilisés (deux, étant donné les deux couleurs ?) n'est malheureusement pas précisé et l'on n'aura pas eu plus de détails sur le fonctionnement exact durant la présentation, même si Intel a confirmé à nos confrères d'EETimes  qu'il s'agissait bien de "changement de résistance", ce qui permet de classer 3D XPoint comme une variante de ReRAM. On sait que Micron s'intéresse à la ReRAM depuis un moment, par exemple avec cette recherche avec Sony, mais a l'époque le concept utilisé était différent, utilisant des transistors. D'un point de vue structurel, on semble s'approcher un peu plus de ce que proposait Crossbar, même si là encore l'absence de transistors est l'une des différences principale.

L'autre innovation se situe au niveau du switch qui permet de sélectionner les cellules auxquelles on souhaite accéder en faisant varier la tension, un mécanisme là aussi dénué de transistor. En pratique, exit le concept de blocs de la NAND, on peut lire et écrire les bits de données individuellement ! Qui plus est, il est possible de superposer ces structures switch/cellules en hauteur pour améliorer la densité.


Les deux sociétés se félicitent de gros chiffres qui malheureusement ne sont pas expliqués, avançant des performances 1000x supérieures à la mémoire NAND, sans préciser de quelle NAND il s'agit, ou même tout simplement du type d'opération concerné ! On suppose, à la lecture de certains documents qu'Intel ne parle pas de débits mais de latence puisqu'il annonce que contrairement à la NAND dont la latence est mesurée en microsecondes, la latence de XPoint est mesurée en nanosecondes (une affirmation bien floue !) [MAJ : Un document dédié aux équipes marketing d'Intel - voir en commentaires - semble confirmer qu'il s'agit bien de la latence qui est utilisée pour le facteur de 1000x évoqué. Un facteur de 10x entre la latence XPoint et DRAM est également sous entendu. Le même document évoque, par rapport aux offres NVMe actuelles, un avantage de 10x sans plus de détails ce qui est déjà plus raisonnable]. On imagine en pratique que l'écart sera surtout le plus visible sur les écritures aléatoires - ce qui a été vaguement sous-entendu lors de la session de questions/réponses - ou l'écart avec la NAND parait le plus élevé d'un point de vue technique. La question de l'écart de performance sur les opérations de lectures a été écartée par les représentants des sociétés. On se félicitera tout de même (avec les mêmes réserves) du fait que l'endurance est annoncée comme 1000x supérieure à la NAND.

Par rapport à la mémoire DRAM, les sociétés ne qualifient cependant pas le niveau de performances, indiquant juste que la densité est 10 fois plus élevée.

Pour le reste les détails sont minces, aucune information sur le process de fabrication utilisé n'a été donnée par exemple (certains de nos confrères indiquent un process 20nm, mais nous n'avons pas pu confirmer l'information). Pour ce qui est de produits en pratiques, le premier sera une puce de 128 Gbit qui à l'intérieur superpose deux couches de cette nouvelle structure switch/cellule. Des échantillons de ces puces devraient être disponibles « cette année » tandis que côté produits finaux il faudra attendre 2016.


En pratique ces puces devraient pouvoir permettre de réaliser, côté grand public, des SSD PCI Express très rapides dans toutes les circonstances même si la question du prix a été éludée. Intel a cependant parlé de l'intérêt de cette mémoire pour le jeu en général, laissant penser qu'il y aura des applications grand public. Au-delà du stockage, c'est surtout côté serveur que cette mémoire devrait se présenter comme un tiers intermédiaire entre la DRAM classique et la NAND, autour des applications type « big data ». La manière dont ces produits se matérialiseront, ou s'interconnecteront, reste malgré tout floue. Intel et Micron proposeront chacun de leurs côté des produits issus de la technologie.

Sans plus de détails sur le cout de la technologie ou ses performances réelles il est difficile d'en tirer plus, d'autant que le représentant de Micron a indiqué que cette technologie ne remplacerait pas la NAND 3D en tant que produit (nous supposons que la NAND 3D gardera, au moins au début, un avantage de cout massif). Malgré tout, les innovations techniques semblent extrêmement intéressantes et pourraient remplacer à terme la NAND traditionnelle. Nous espérons qu'Intel dévoilera un peu plus de détails techniques lors son traditionnel Intel Developer Forum qui se tiendra cette année du 18 au 20 août.