Samsung a donné quelques détails  sur les prochaines versions de ses process de fabrication, annonçant pas moins de cinq nouveaux process baptisés 8LPP, 7LPP, 6LPP, 5LPP et... 4LPP. Quelques informations sont données sur les différences. Ainsi, le 8LPP sera une variante du process 10nm de Samsung qui profitera de gains de performances ainsi que de gains de densité, possiblement par l'utilisation de nouvelles bibliothèques (les blocs de base qui servent à créer les puces).

Le 7LPP sera le prochain "vrai" node de Samsung. Prévu pour la fin 2018, il s'agira du premier node à introduire la lithgraphie EUV. Le constructeur indique dans son communiqué de presse avoir co-développé avec ASML une source lumineuse 250W pour cette mise en production (pour rappel, tous les fabricants ont collaboré avec ASML sur l'EUV, TSMC évoquait également 250W fin 2018 pour la mise en production de l'EUV).

Le 6LPP sera une variante optimisée du 7LPP qui utilisera ce que le marketing appelle du "Smart Scaling", diverses techniques permettant d'améliorer la densité. Il s'agira surtout pour Samsung de profiter de l'apprentissage de son premier process EUV pour optimiser légèrement les choses.

Le 5LPP sera vraisemblablement le "node" suivant au sens traditionnel du terme, il servira à préparer le terrain pour le suivant. Car c'est au niveau du 4LPP qu'un gros changement arrivera avec un passage à un nouveau type de structure de transistor. Samsung utilisera des transistors dit Gate All Around (GAAFET) qui sont une variante des FinFET où la Gate entoure le canal. La version de Samsung sera baptisée MBCFET (Multi Bridge Channel FET) et utilisera une nanosheet sur laquelle aucun détail n'est donné pour l'instant.

Les différences entre les types de transistors (source )

Ces nodes et ces variantes devraient apparaître progressivement dans les années à venir, Samsung évoquant simplement son 4LPP pour 2020 pour ne pas s'engager plus fortement sur le timing. On ne leur en tiendra pas rigueur, il est assez rare que les fondeurs partagent publiquement, et avec tant de visibilité leur roadmap.

On pourra bien entendu s'interroger sur les nomenclatures choisies par Samsung, mais au-delà de cela, la tendance reste commune chez tous les fondeurs qui multiplient les variantes d'un même process. TSMC en est à sa quatrième version de "16nm", baptisée pour le coup 12FFC, tandis qu'Intel annonçait fin mars pour la première fois trois versions de 14nm et de 10nm.

Derrière ces annonces, on retrouve des constatations communes, il est de plus en plus difficile de réduire la taille des puces, et les gains de performances et de densités apportés ne sont plus forcément aussi importants qu'auparavant (même si les fondeurs, Intel en tête, continuent d'innover sur les formules mathématiques pour ne pas dire que la loi de Moore ralentit).

Le passage au 5nm chez tous les fondeurs est attendu autour de 2020 en production risque, même si chez Intel on parlerait logiquement de "7nm", cf cette roadmap basée sur des estimations publiées sur le blog SemiWiki 

Mais au-delà du marketing derrière les variantes, le rythme annoncé par Samsung reste assez soutenu laissant penser à un écart de deux ans entre le 7nm et le 5nm, ce qui est très agressif et aligné sur ce que devrait proposer TSMC (qui lancera son 7nm d'abord sans EUV, le 8LPP lui étant opposé par Samsung). TSMC a confirmé  qu'il lancera le début de sa production en 7nm ce trimestre (la production en volume est attendue l'année prochaine). Le 5nm démarrera ses essais de production en 2019 pour une production volume en 2020 chez le fondeur taiwanais.

La confiance de Samsung sur l'EUV est également un point que l'on ne négligera pas, la lithographie à immersion touche aujourd'hui ses limites et si les problèmes de l'EUV ne sont pas tous résolus, la technologie devrait donner un peu de marge aux fondeurs.

Intel vient d'annoncer  un changement important dans sa stratégie Thunderbolt puisqu'il planifie désormais de l'intégrer directement au CPU ! Jusqu'alors, le support du Thunderbolt 3 passe par un contrôleur additionnel gérant également l'USB 3.1, Alpine Ridge, qui peut être interconnecté jusqu'en PCIe x4 Gen3 avec le reste du système.

Intel ne donne pas plus de détails sur cette implémentation à venir, on ne sait pas quels processeurs seront concernés ni quand ils arriveront sur le marché. On ne sait pas non plus si elle se fera au sein du die du processeur à proprement parler au bien via le chipset qui est présent sur certaines puces mobile sur le même packaging.

L'autre avancée importante est qu'Intel mettra à disposition à partir de l'année prochaine les spécifications de Thunderbolt sous la forme d'une licence gratuite, de quoi encourager la multiplication des puces compatible côté hôtes comme périphériques !

Comme nous vous l'indiquions précédemment, l'USB-IF avait bloqué la prolifération des standards propriétaires sur son connecteur Type-C (en grande partie à cause de Thunderbolt !) : un standard propriétaire ne pouvait fonctionner qu'entre des contrôleurs de même marque. En pratique donc, Thunderbolt 3 était limité à des contrôleurs Intel des deux côtés (hôte et périphérique). On imagine donc qu'Intel demandera que l'USB-IF devienne un "mode alternatif" ouvert qui permettra l'interopérabilité. Cela donne en prime des garanties sur le type de licence "gratuite" qu'Intel aura choisi, l'USB-IF étant particulièrement regardant sur la question.

Dans l'absolu, c'est une très bonne nouvelle pour toute l'industrie puisque l'implémentation de Thunderbolt sera relativement triviale pour les fabricants de contrôleurs, il s'agit juste de router les lignes PCIe vers le port Type-C. Tous les contrôleurs ne proposeront probablement pas l'option, en particulier les modèles bas coût. Thunderbolt 3 réclame pour rappel une interconnexion PCIe x4, mais cela devrait grandement ouvrir le standard.

Avec l'arrivée d'un mode alternatif (c'est le nom officiel donné par l'USB aux standards alternatifs gérés par les ports USB Type-C, par exemple DisplayPort) pour le PCI Express, l'USB Type-C complète un des manques importants de sa norme pour espérer atteindre le but du connecteur universel. Cela évite également à Intel de voir arriver un standard concurrent de PCI Express sur USB Type-C, une option qui restait ouverte jusqu'ici.

Rappelons que si l'USB 3.1 Gen2 se "limite" à 10 Gbps, Thunderbolt 3 peut atteindre sur 2 mètres 20 Gbps avec un câble passif et 40 Gbps avec un câble actif (on trouve aussi des câbles passifs 40 Gbps dans le commerce, mais ils se limitent à 50cm). Il est même question de 60m avec des câbles optiques actifs, mais ces câbles initialement prévus pour 2016 tardent à arriver et il faut tout de même compter 1500 € pour les versions Thunderbolt 2 de cette dimension !

AMD tenait ce soir son "Financial Analyst Day", l'occasion de quelques annonces pour le constructeur.

La première concerne le nom commercial de Naples, la déclinaison serveur de Zen. AMD ne réutilisera pas la marque Opteron, la société opposera donc aux Xeon d'Intel des... Epyc. AMD semble avoir prix goût à la stylisation de ses marques à coup de Y ! Certains y verront par contre une référence - probablement non voulue - à l'Itanium d'Intel ...

AMD est revenu également sur le ralentissement de la loi de Moore, ou plus exactement le ralentissement des gains apportés par chaque nouveau node. La situation n'est pas nouvelle, ni liée à AMD et ses partenaires fondeurs (Intel a également livré une vision plutôt pessimiste de son 10nm !). AMD reconnaît que les gains de densité et de performances apportés par les nodes vont se réduire, en plus des plafonds de fréquences qui eux ne sont pas nouveaux.

Pour compenser cela AMD met en avant ses initiatives, insistant par exemple son data fabric pour relier des blocs (sur un même die, comme pour Ryzen) ou des dies entre eux (sous le nom Infinity Fabric). Nous admettrons avoir toussé devant le slide ou il était écrit "low latency". Pour le reste AMD mise sur le logiciel, comme sur un nouveau compilateur "optimisé" pour Zen. Baptisé AMD Optimizing C/C++ Compiler (AOCC pour faire court), il s'agit en pratique d'une version "optimisée" de Clang/LLVM 4.0 disponible pour Linux et visant plus spécifiquement la plateforme serveur. Nous n'avons pour le moment pas plus de détails sur les changements effectués par AMD, ni à savoir si ces modifications seront portées dans LLVM (ce qui serait probablement plus utile). La version 1.0 est disponible sur cette page .

En ce qui concerne la roadmap, AMD ne s'est pas trop avancé avec ce slide assez flou au niveau des dates. On note qu'une version "14nm+" de Zen est prévue ce qui est assez curieux. Officiellement GlobalFoundries propose son 14LPP (Low Power Plus) et bien qu'AMD ne l'ait pas confirmé, on pouvait penser que c'est cette version (et non le 14LPE, E pour Early) qui était utilisée pour Zen étant donné qu'elle l'était déjà pour Polaris. Difficile donc de savoir ce qu'AMD entend par "14+", on pense à une version optimisée du 14LPP à venir (une sorte d'équivalent du 14LPC chez Samsung, même si les deux sociétés ont depuis divergé sur leurs process).

L'autre point à noter est l'absence de 10nm. Là encore ce n'est pas une totale surprise, Global Foundries ne proposera pas de 10nm et si TSMC en proposera un, il sera réservé aux clients gros volume (Apple en particulier). Si AMD reste chez Global Foundries pour Zen2, il faudra attendre fin 2018 si la société tient ses délais. AMD s'est cependant ouvert la possibilité de produire des CPU chez d'autres fondeurs en renégociant le wafer supply agreement qui les lie à Global Foundries. Malheureusement aucune information supplémentaire n'a été donnée sur les timings ou les changements à venir.

On passera très rapidement sur l'arrivée des versions "Pro" de Ryzen, qui seront simplement des versions destinées à l'entreprise (avec on l'imagine des fonctionnalités manageability comme celles d'Intel) et sur lesquelles aucun détail n'a été donné.

 

 

Le constructeur confirme par contre l'arrivée des versions mobiles pour le troisième trimestre. AMD confirme qu'il s'agira bien d'APU basées à la fois sur Zen côté CPU, et sur Vega pour le GPU. Sur le papier l'architecture Zen devrait pouvoir être très compétitive sur ce segment et il sera intéressant de voir si AMD est capable de proposer des produits qui séduiront les OEM.

AMD a enfin confirmé l'existence de Threadripper dont nous vous parlions il y a peu. A l'image d'Intel, AMD utilisera ses puces serveurs pour créer des plateformes desktop haut de gamme. Sur le serveur, AMD proposera avec Naples des puces qui relient quatre dies Zeppelin (le die utilisé pour Ryzen) pour proposer jusqu'a 32 coeurs. Des versions double Zeppelin sont également au programme et c'est celles-ci qui seront utilisées pour la plateforme desktop haut de gamme d'AMD que l'on connaissait sous le nom de code Threadripper. AMD a confirmé le nom de code mais n'en aura pas dit plus. Ces puces utiliseront le monstrueux socket SP3r2 (4094 contacts !). Le lancement interviendra cet été selon AMD et le nom commercial utilisera la marque Ryzen (et non Epyc).

En bref

Cette conférence aux investisseurs, pour la partie CPU, n'a pas été très riche en surprises. AMD est concentré sur le lancement des versions mobiles de Ryzen et est beaucoup moins prolixe sur les évolutions à venir qu'il a pu l'être ces dernières années où communiquer était essentiel pour faire oublier la dette technique accumulée par les FX. On restera curieux d'une éventuelle version de "Zen 1" dans un process 14nm optimisé (que ce soit sous la forme de nouveaux SKU, ou plus simplement pour les APU), même si les gros changements n'interviendront pas avant le 7nm qui, chez Global Foundries, n'est prévu que fin 2018.

La confirmation de ThreadRipper reste une annonce qui embarrassera, au moins sur le papier, son concurrent qui ne pourra plus se vanter du titre - certes un peu futile - du plus grand nombre de coeurs dans un CPU desktop. On retiendra au final surtout la confirmation de l'utilisation de l'architecture graphique Vega sur les APU qui pourrait permettre à AMD, pour le coup, de proposer des produits réellement embarrassants pour son concurrent dont les iGP restent assez modestes, particulièrement depuis qu'Intel semble abandonner ses versions les plus haut de gamme, les GT4e.

AMD comme Intel seraient en train d'affûter leurs armes sur le très haut de gamme pour l'été. Du côté d'Intel, on le sait depuis quelques temps déjà la plate-forme Basin Fall débarquera cet été. Utilisant un Socket 2066 et un chipset X299, elle supportera à la fois des 4 coeurs Kaby Lake-X et des 6, 8 et 10 coeurs Skylake-X.

Petite originalité, aux dernières nouvelles ces Skylake-X seraient lancés sous la dénomination commerciale Core i9, et il est possible qu'Intel se décide au dernier moment à lancer une déclinaison… 12 coeurs !

AMD ne serait pas en reste avec Threadripper, une version mono-Socket d'un CPU serveur associant deux des die Zeppelin utilisés sur Ryzen 5/7 (ils sont 4 dans le cas d'un Naples 32 coeurs). On aurait ainsi jusqu'à 16 coeurs, avec probablement des 12 coeurs également, le nombre de canaux mémoire et lignes PCIe par rapport aux Ryzen AM4 étant également doublé. Côté Socket il utiliserait le même que Naples, soit le monstrueux Socket SP3r2 et ses 4094 contacts.

Si l'existence de telles plates-formes pour certaines stations de travail est la bienvenue, on peut tout de même se demander si leur déclinaison sur des gammes plus "grand public" est bien nécessaire.

Intel vient de dévoiler quelques petits détails sur la future nomenclature de ses processeurs pour serveurs, les Xeon. Quelques informations avaient déjà filtrés la semaine dernière dans un PCN indiquant l'arrivée des marques Xeon Gold et Xeon Platinum pour les séries 6000 et 8000.

Intel proposera donc quatre gammes, les Xeon Bronze, Silver, Gold et Platinum pour remplacer les gammes Xeon E5 et E7. En pratique, Intel n'est pas très précis sur la manière dont il remplira ses gammes colorées, indiquant simplement qu'ils ne se baseront plus sur une segmentation autour du nombre de sockets gérés en simultané, ce qui était visiblement beaucoup trop simple et logique. Une seule nomenclature désormais, Skylake-SP remplacera les gammes E/EP/EX qui permettaient précédemment de distinguer les processeurs en fonction de leur socket/plateforme. Le nom commercial de la famille Xeon sera désormais Scalable.

Au delà de cette palette de couleurs métallisée, Intel ne donne aucune autre information, visiblement fier de présenter cette nouvelle innovation dans sa segmentation. On espère que le constructeur sera un peu plus clair au lancement des Xeon Skylake, prévu pour rappel fin juin/début juillet !