Actualités mémoires
Les 5 actualités précédentes
VIA supportera la PC2600
Rambus n'a pas peur
Le futur proche de la DRAM
Validation d'AMD pour la DDR
1 Go de DDR-SDRAM
1eres puces MRAM chez Motorola
Motorala a présenté lors de de l'IEEE International Solid State Circuits Conference les premiers chip de MRAM, en l'occurrence des puces offrant 32 Ko de stockage. Si vous ne connaissez pas encore la MRAM, vous pouvez lire cette news postée en décembre qui en expliquait le principe :
IBM et Infineon viennent d'annoncer leur association afin de développer conjointement la MRAM. La MRAM, ou Magnetic Random Access Memory, n'utilise pas une charge électrique pour stocker les bits contrairement à la Dynamic Random Access Memory, mais une charge magnétique, comme les disques durs par exemple. Selon IBM et Infineon la MRAM aurait à la fois les avantages de la SRAM (vitesse - environ 10 nanosecondes de temps d'accès a priori), de la DRAM (haute capacité, coût réduit) et de la Flash Memory (non volatilité), tout en consommant très peu (bon point pour les appareils mobiles donc). Bien entendu la lecture et l'écriture ne se feront pas comme sur un disque dur via un ensemble de bras portant des têtes de lecture / écriture.
En fait, les données sont stockées entre deux couches ferro-magnétiques. Les bits sont codés en orientant les éléments magnétiques, soit dans le sens parallèle ou non-parallèle ce qui crée une différence de potentiel entre les deux couches. Le courant passant en suite dans l'élément lit ces bits, à la manière d'une tête magnéto résistive de disque dur. L'écriture se fait en orientant ces éléments magnétiques au moyen d'un champ magnétique crée entre les deux couches via un lien entre ces deux dernières.
Le principal avantage est l'absence de tout transistor ou capacité qui nécessite d'être alimentée en continu pour garder son état. S'en suit donc une consommation électrique et un dégagement calorifique très fortement réduits. Le principal problème consiste en la présence de très nombreuses couches de métaux, de l'épaisseur de quelques atomes dont le but est de récréer une sorte de relief.
A cause de l'extrême complexité et concentration de ceux-ci (on se rapproche de plus en plus de la nano-techonogie), les premiers produits MRAM ne devraient voir le jour qu'aux environs de 2004 dans le meilleur des cas.
DDR Samsung 250 MHz
Samsung a annoncé le lancement de ses premières puces de mémoire DDR SDRAM 16 Mo supportant une fréquence de 250 MHz. Au vu des revenus que compte tirer Samsung de la vente de ces chips en 2001 (700 Millions de $), ont peut conclure que ce type de puce sera très répandu cette année. A titre de rappel, ce sont des chips ESMT 4ns très rares qui équipaient jusqu'alors les GeForce2 Ultra.
Hyundai et Infineon font la paix
Hyundai et Infineon, qui s'étaient engagés dans des batailles juridiques aux USA et en Allemagne pour de sombres histoires de brevets, viennent d'annoncer leur réconciliation. Ils en ont même profiter pour faire quelques échanges de brevets et signer des accords commerciaux sur le long terme ... comme quoi tout est bien qui fini bien dans le meilleur des mondes possible!
Nec et la QDR SRAM
Nec vient de rejoindre Cypress Semiconductor, IDT, et Micron Technology dans l'aventure de la QDR SRAM. Là encore le débit est de 400 Mbits / pin à une fréquence de 100 MHz, et ce grâce a l'utilisation de deux bus distincts, l'un pour les lecture et l'autre pour les écritures. Les spécifications de la QDR SRAM sont déjà arrêtés et les premiers samples devraient être disponible durant ce trimestre. Reste bien sûr à savoir si la technologie QDR sera appliquée à la mémoire vive (DRAM).
QBM, le futur de la DRAM ?
Fondée en 1996, la société Kentron est à l'origine d'une nouvelle technologie permettant de doubler la bande passante des mémoires actuelles : QBM, pour Quad Band Memory. Comment fonctionne cette technologie ? En fait, les puces de mémoire DDR sont reliées à un transistor à effet de champ qui leur permet de travailler en couple : la première fonctionne à la fréquence d'origine, alors que la seconde fonctionne avec un décalage d'un quart de période (2.5 ns à 100 MHz par exemple).
Ce décalage de la seconde puce des QBM permet au final de coder un bit par quart de période, ce qui permet de doubler la bande passante offerte par rapport à de la DDR classique. Appliquée à la mémoire DDR SDRAM 64 bits 100 MHz, autrement appelée PC1600, la technologie QBM permet donc de passer la bande passante de 1.49 à 2.98 Go /s. Voilà qui est plutôt intéressant, d'autant que Kentron indique qu'il sera possible de l'appliquer aux futures mémoires DDR (PC2600 ...).
Reste maintenant un gros problème à résoudre : convaincre les fabricants. Kentron semble assez confiant sur ce point, étant donné la relative simplicité du concept de la QDR. Wait & See ...
