Le Fillrate

Texel Engine & Pixel Engine
La partie chargée de la rasterization sur les chips graphiques actuels est séparée en deux éléments distincts, le Texel Engine et le Pixel Engine. Le premier a pour but d´effectuer toutes les lectures de Texels afin d´effectuer le bilinear ou le trilinear filtering, et d´envoyer un Texel issue de ces calculs au Pixel Engine. Ce dernier s´occupera pour sa part d´effectuer le blending (mélange) entre plusieurs Texels en cas de multi texturing, et d´écrire ou non le Pixel dans le Front buffer, selon qu´il soit au premier plan ou pas (ceci étant déterminé par le Z-Buffer).
Comment se mesure le fillrate
Le fillrate se mesure en Millions de Pixels par seconde ou en Millions de Texels par seconde. Selon le type de fillrate que l´ont veut obtenir, on utilise les formules suivantes :
- Fillrate à la lecture des Texels : Nombre de Texels lus par chaque Texels Engine x Nombre de Texels Engine x Fréquence en Mhz
- Fillrate à la sortie des Texels Engine : Nombre de Texels Engine x Fréquence en Mhz
- Fillrate à la sortie des Pixels Engine : Nombre de Pixel Engine x Fréquence en Mhz
Il s´agit ici d´exemples simplifiés, qui ne tiennent pas compte du nombre de textures et de la méthode de filtrage utilisée.
Vous comprendrez bien qu´il est vite facile de s´y perdre, et que les constructeurs utilisent parfois cette confusion pour gonfler en quelques sortes les caractéristiques de leur produit. Généralement, le Fillrate à la lecture des Texels n´est jamais utilisé. On préfère en effet utiliser le Fillrate à la sortie des Texels Engine, exprimé en MTexels /s, et le Fillrate à la sortie des Pixels Engine, exprimé en MPixels /s. Mais pour les joueurs que nous sommes, seul compte le nombre de Pixels que peut afficher à l’écran le chip graphique.
Les différentes architectures
Voodoo 1, Banshee, Riva 128 et Rage Pro
Ces chips sont dotés d´un seul Pixel Pipeline contenant doté d´un Texel Engine capable de lire 4 Texels / cycle d´horloge, et d´un Pixel Engine.
Savage 3D et G200
Ces chips disposent d´une architecture dérivée de la précédente. Leur Texel Engine est en effet capable de lire 8 Texels / cycle d´horloge, ce qui permet d´effectuer le trilinear filtering sans perte de performance.
Voodoo 2, Voodoo 3
Le Voodoo 3 est toujours doté d´un seul Pixel Pipeline, mais cette dernière est dotée de deux Texel Engine, capable de lire 4 Texels / cycle d´horloge, et d´un Pixel Engine. Ceci permet au chip de ne pas baisser en performances lors du passage en dual texturing.


2 - Filtrage & Multitexturing
3 - Texel & Pixel Engine, Mesure du fillrate
4 - Architectures des chips, suite
Contenus relatifs
- [+] 04/05: Nvidia abandonne son GeForce Partne...
- [+] 27/04: AMD Vega 7nm en labo, Zen 2 échanti...
- [+] 18/04: ASUS AREZ, l'effet GeForce Partner ...
- [+] 10/04: Nvidia : fin du support Fermi et 32...
- [+] 27/03: Pilotes Radeon et GeForce pour Far ...
- [+] 20/03: Pilotes GeForce 391.24 pour Sea of ...
- [+] 20/03: Microsoft annonce DirectX Raytracin...
- [+] 20/03: Radeon Software 18.3.3 beta avec Vu...
- [+] 08/03: 3 millions de GPU vendus pour le mi...
- [+] 08/03: Radeon Software 18.3.1 optimisé pou...