Le Fillrate

Publié le 23/09/1999 par
Imprimer

Texel Engine & Pixel Engine

La partie chargée de la rasterization sur les chips graphiques actuels est séparée en deux éléments distincts, le Texel Engine et le Pixel Engine. Le premier a pour but d´effectuer toutes les lectures de Texels afin d´effectuer le bilinear ou le trilinear filtering, et d´envoyer un Texel issue de ces calculs au Pixel Engine. Ce dernier s´occupera pour sa part d´effectuer le blending (mélange) entre plusieurs Texels en cas de multi texturing, et d´écrire ou non le Pixel dans le Front buffer, selon qu´il soit au premier plan ou pas (ceci étant déterminé par le Z-Buffer).

Comment se mesure le fillrate

Le fillrate se mesure en Millions de Pixels par seconde ou en Millions de Texels par seconde. Selon le type de fillrate que l´ont veut obtenir, on utilise les formules suivantes :

  • Fillrate à la lecture des Texels : Nombre de Texels lus par chaque Texels Engine x Nombre de Texels Engine x Fréquence en Mhz
  • Fillrate à la sortie des Texels Engine : Nombre de Texels Engine x Fréquence en Mhz
  • Fillrate à la sortie des Pixels Engine : Nombre de Pixel Engine x Fréquence en Mhz

Il s´agit ici d´exemples simplifiés, qui ne tiennent pas compte du nombre de textures et de la méthode de filtrage utilisée.

Vous comprendrez bien qu´il est vite facile de s´y perdre, et que les constructeurs utilisent parfois cette confusion pour gonfler en quelques sortes les caractéristiques de leur produit. Généralement, le Fillrate à la lecture des Texels n´est jamais utilisé. On préfère en effet utiliser le Fillrate à la sortie des Texels Engine, exprimé en MTexels /s, et le Fillrate à la sortie des Pixels Engine, exprimé en MPixels /s. Mais pour les joueurs que nous sommes, seul compte le nombre de Pixels que peut afficher à l’écran le chip graphique.

Les différentes architectures

Voodoo 1, Banshee, Riva 128 et Rage Pro

Ces chips sont dotés d´un seul Pixel Pipeline contenant doté d´un Texel Engine capable de lire 4 Texels / cycle d´horloge, et d´un Pixel Engine.

architecture1.gif (8241 octets)

 

Savage 3D et G200

Ces chips disposent d´une architecture dérivée de la précédente. Leur Texel Engine est en effet capable de lire 8 Texels / cycle d´horloge, ce qui permet d´effectuer le trilinear filtering sans perte de performance.

architecture1bis.gif (8509 octets)

Voodoo 2, Voodoo 3

Le Voodoo 3 est toujours doté d´un seul Pixel Pipeline, mais cette dernière est dotée de deux Texel Engine, capable de lire 4 Texels / cycle d´horloge, et d´un Pixel Engine. Ceci permet au chip de ne pas baisser en performances lors du passage en dual texturing.

architecture2.gif (8048 octets)

Vos réactions

Top articles