AMD FX-8350, le retour d'AMD ?

Publié le 23/10/2012 par
Envoyer Imprimer
Lors de son arrivée en octobre 2011, Zambezi, déclinaison AM3+ de l'architecture Bulldozer, avait été l'objet de nombreuses déceptions. Un an après AMD revient avec une évolution de son architecture CMT dénommée Piledriver intégrée dans un nouveau processeur AM3+ dénommé Vishera. Fer de lance de cette nouvelle gamme, c'est le FX-8350 qui sera analysé au travers de ce dossier. Signe-t-il le retour tant attendu d'AMD sur le devant de la scène CPU ?

CMT, haute fréquence et Piledriver
Nous avions consacré pour rappel en mai 2011 un dossier à l'architecture Bulldozer. La base de cette architecture Bulldozer est commune avec Piledriver, il s'agit de l'utilisation de la technologie Cluster Multi-threading (CMT). Un processeur 8 cœurs est en fait composé de 4 modules. Au sein d'un module, deux cœurs se partagent un certain nombre de leurs composants :

- l'étage « front-end » qui regroupe l'unité de fetch (chargement) et de décodage des instructions, ainsi que le cache L1 d'instructions qui est alimenté par ces unités ;
- l'unité de calcul sur les nombres flottants ;
- le cache L2.

Selon AMD, les deux cœurs au sein d'un module obtiendraient 80% des performances de deux cœurs complets, pour d'importantes économies tant en terme de surface sur la puce que de consommation. Beaucoup d'autres modifications ont été apportées, que ce soit au niveau des unités de calculs elles-mêmes que du sous-système de cache, notamment dans l'optique de permettre à l'architecture d'atteindre une fréquence plus élevée.


Bulldozer était déjà très généreux au niveau des jeux d'instructions x86, puisqu'il supportait les dernières versions du SSE4 (4.1 et 4.2), les instructions AES-NI qui permettent d'accélérer l'encryptage ainsi que l'AVX, introduit par Intel avec Sandy Bridge, et ses variantes 256 bits. Il y ajoutait de plus des instructions propres, regroupées sous le nom de XOP, FMA4 et CVT16. XOP opère principalement sur des opérandes entières, FMA4 sur les flottants 128-bits, et CVT16 regroupe des instructions de conversion de flottants haute précision en flottants de moyenne et basse précision. Le FMA4, qui permet de faire une multiplication et une addition en un seul cycle, devrait entre autre permettre des gains lorsqu'il sera utilisé par les logiciels.

Piledriver ajoute le FMA3 (Fused Multiply/Add sur 3 opérandes, a = a * b +c ) en plus du FMA4 (a = b * c + d) déjà géré précédemment (Intel utilisera le FMA3 à compter d'Haswell), ainsi que les instructions de conversion flottantes 16/32 bits F16C introduites par Intel dans Ivy Bridge. Pour le reste les modifications se font par petites touches à tous les niveaux, les mécanismes de prédictions de branchement sont annoncés comme plus efficaces tout comme les schedulers tandis que des gains sont annoncés sur les divisions.
Vos réactions

Top articles