Les derniers contenus liés aux tags IBM et Common Platform

GlobalFoundries : 12nm, 7nm et EUV

Publié le 08/03/2018 à 15:49 par Guillaume Louel

Nos confrères d'Anandtech ont publié une (longue) interview de Gary Patton , l'actuel CTO de GlobalFoundries. Son nom vous est peut être familier dans un autre contexte, il était auparavant en charge du R&D semiconducteurs chez IBM et plus globalement de l'alliance "Common Platform" qui liait IBM, GlobalFoundries et Samsung.

L'alliance n'est plus, l'activité semi d'IBM a été repris par GlobalFoundries (avec la transition des équipes techniques) et si GlobalFoundries et Samsung ont "partagé" le 14nm, c'est avant tout parce que GlobalFoundries avait raté son développement interne et adopté sous licence le process de Samsung. Comme nous avions eu l'occasion de vous l'indiquer, ce partenariat n'a pas duré, les relations entre GlobalFoundries et Samsung ayant été excessivement mauvaises.

En récupérant l'activité d'IBM, GlobalFoundries a récupéré un process 7nm en cours de développement et c'est celui ci qui sera utilisé par la société (voir cet article d'une interview précédente). Sur ce point, Gary Patton a confirmé les détails donnés précédemment, à savoir une version optique avant l'introduction en cours de node de l'EUV sur certaines couches (la méthode adoptée également par TSMC).

Pour l'EUV Gary Patton dit d'ailleurs ne plus avoir de doutes : le taux de disponibilité des machines serait aujourd'hui à 75% (avec pour objectif d'atteindre 85%) et la source lumineuse 250W semble être prête également côté ASML. La question du pelliculage des masques reste le gros frein même si des progrès ont été notés.

Dans ce slide de l'été dernier de Gary Patton, le pelliculage créait une atténuation de plus de 30% de la source lumineuse, et uniquement avec des sources lumineuses de moins de 205W. Aujourd'hui des matériaux semblent avoir été trouvés pour tenir 250W, et l'atténuation ne serait "que" de 20% ce qui est un net progrès.

La première version du 7nm (sans EUV) est toujours prévue en production volume vers la fin de l'année "ou plus probablement début 2019" ce qui semble être raccord avec ce que l'on a pu entendre jusqu'à présent.

A propos du 12nm qui va être utilisé par les Ryzen+, on sera surpris de voir Gary Patton indiquer que cette variante de 14nm n'est pas encore considérée en production "volume", mais que la production est pour le premier trimestre (les Ryzen+ sont attendus dès la mi-avril sur ce process). L'interview confirme des modifications principalement sur le passage 9T vers 7.5T et des améliorations sur le BEOL par rapport au 14nm.

L'interview dont l'on vous recommande la lecture  balaye de nombreux autres sujets. On appréciera particulièrement la candeur du CTO en début d'interview sur les problèmes d'exécution de GF les année passées, si l'on lit entre les lignes il semble que le retard sur le 7nm soit assez léger (l'année dernière, GF avait indiqué s'attendre a voir des produits courant 2018 ce qui nous avait paru optimiste) et cohérent avec l'annonce d'un "Vega 7nm" vers la toute fin d'année.

Focus : Common Platform Technology Forum 2013

Publié le 06/02/2013 à 11:15 par Guillaume Louel

Les acteurs de la Common Platform Alliance tenaient hier leur conférence technologique annuelle, le Common Platform Technology Forum. Pour cette sixième édition (voir notre couverture de l'édition précédente), IBM, GlobalFoundries et Samsung ont tenu a présenter quelques unes des grandes orientations technologiques pour les années a venir. Signe des temps, ARM était partenaire privilégié de la conférence et a également effectué une présentation sur laquelle nous reviendrons un peu plus...

[+] Lire la suite

Common Platform Technology Forum 2012

Publié le 15/03/2012 à 00:41 par Guillaume Louel

IBM, GlobalFoundries et Samsung tenaient aujourd'hui leur Technology Forum. Les trois sociétés travaillent pour rappel en commun sur le développement de leurs procédés de fabrications. Sans s'avancer réellement dans des annonces précises, les différentes sessions nous ont permis de noter quelques points intéressants.


D'abord, comme nous l'évoquions la semaine dernière, le 28nm développé par GlobalFoundries et ses autres partenaires fait l'impasse sur le SOI de type "partially-depleted" (PD-SOI), difficile à porter efficacement lorsque la finesse de gravure progresse, ce qui rend l'attrait de la technologie limitée. Si le PD-SOI est bel et bien mis au rebus (il a été confirmé qu'il ne refera pas son apparition sur le 20nm), cela ne signifie cependant pas l'arrêt total du SOI. Pour le 20nm et suivant, l'avenir selon le Dr Gary Patton d'IBM est au ETSOI. Il s'agit d'un type Fully Depleted, c'est-à-dire que le corps du transistor en lui-même qui aplani afin de contrer les effets du SOI classique. Si IBM aura mentionné plusieurs fois la présence de l'ETSOI, on notera que ce n'était pas le cas de ses partenaires qui ne se sont pas engagés précisément sur le sujet. L'allongement du délai de développement ainsi que le surcoût direct engendré sur les wafers peut en effet pousser les différents acteurs de la Common Platform à proposer, par exemple, un process avec ETSOI et un sans pour satisfaire la demande des clients. IBM aura confirmé au passage que l'ETSOI a été développé pour le 20nm en collaboration avec ST Micro.


En ce qui concerne le 20nm, une annonce à tout de même été faite, celle de la nécessité du double patterning. La technologie consiste à utiliser deux expositions successives avec des masques différents pour réaliser une même couche métallique. Si toutes les couches ne sont pas concernées par la nécessité du double patterning, l'ajout des masques crée un surcoût notable. On aura noté d'ailleurs ce slide relativement édifiant sur les couts du 32/28 et du 22/20 nm :


Le surcoût sur les masques est particulièrement élevé tout comme le coût des outils de design (EDA) et du design en lui-même qui explosent en partie à cause de la complexification due au double patterning. Intel devrait lui aussi faire appel à de telles techniques pour le 16nm, cependant à notre connaissance ce n'est pas le cas pour le 22.

Autre annonce ferme, mais presque connue, l'arrivée des transistors FinFET. Pour rappel, Intel a décidé, dès le 22nm (qui arrivera sous peu avec les processeurs Ivy Bridge) de modifier la forme des transistors qui ne sont plus construits sur un plan, mais dans l'espace (voir notre focus sur le sujet pour plus de détails). Les membres de la Common Platform ont confirmé qu'il arriverait pour le 16nm, ce qui avait été sous entendu précédemment.


Le doublement de la densité à chaque node s'accompagne de gains de performances annoncés à 1.6x

En ce qui concerne l'au-delà du 10nm, considéré comme une barrière technologique pour les méthodes actuelles, IBM a évoqué plusieurs pistes comme l'utilisation de nanotubes de carbone. De ce côté, IBM a annoncé avoir développé de nouvelles méthodes pour trier plus facilement les nanotubes utilisables de ceux qui ne le sont pas. Gary Patton évoquait ainsi que 30% des nanotubes semi conducteurs produits étaient pleinement conducteurs et devaient donc être supprimés. En ce qui concerne la lithographie EUV, qui se fait attendre depuis plusieurs générations, il faudra encore attendre. Si IBM laissait entre ouverte une porte pour le 16nm, il est plus probable que la technologie ne soit pas à l'heure pour ce node.

Nous aurons noté enfin durant la conférence quelques petites phrases. D'abord, et à plusieurs reprises, des allusions sur le fait que les fabs 28nm de la Common Platform étaient fonctionnelles et non pas arrêtées. Un écho à un article relativement surprenant publié par nos confrères de SemiAccurate  la semaine dernière qui indiquait que TSMC aurait stoppé complètement la production sur ses lignes 28nm il y a trois semaines de cela, pour un problème qui n'aurait pas été précisé. Une information difficile à vérifier et si nous avions entendu un temps des rumeurs sur d'éventuels retards de livraisons pour certains GPU produits par TSMC, elles se sont estompées depuis. La référence - multiple - à cette rumeur par les concurrents de TSMC était pour le moins originale.

On aura noté enfin, de la part de Subramani Kengeri de GlobalFoundries que si jusqu'ici la production de CPU et de GPU avait poussé en avant le développement des process de technologies, c'est aujourd'hui les SoC et les puces basse consommation qui forcent les décisions de design. AMD appréciera.

Top articles