Et 1, et 2, et 3 ...

Les premiers détails concernant la DDR-III commencent à être communiqués par le JEDEC. La DDR-III devrait intégrer une technologie appelée SLT (short-loop throug) destinée à réduire le bruit aux hautes fréquences qu'atteindront les DDR-III. Alimentées en 1.2 ou 1.5V, contre 1.8V pour la DDR-II et 2.5V pour la DDR, les DDR-III offriront en effet des débits de 800 à 1500 Mbits par seconde et par pin, contre 200 à 400 pour la DDR et 400 à 800 pour la DDR-II.

Le JEDEC devrait adopter les spécifications finales de la DDR-III en 2005, le samples pointeront le bout de leur nez en 2006 et quant à la production de masse, elle est prévue pour 2007. D'après Infineon, les premières puces de DDR-III devrait avoir des densités de 512 Mo ...