Actualités informatiques du 16-11-2015

Benchlife.info  publie quelques extraits de ce qui serait des documents Intel concernant Kaby Lake. Pour rappel, Kaby Lake est attendu pour fin 2016 environ, il s'agit d'une nouvelle génération de produit 14nm en attendant Cannonlake 10nm qui est en retard. Au niveau de la gamme de chipset Serie 200 qui sortira en même temps on apprend que le nombre combiné de lignes PCIe, ports USB 3.0 et ports SATA passera à 30 contre 26 sur Z170 (cf. ici).

On restera "limité" à un maximum de 10 USB 3.0 et 6 SATA, mais dans cette configuration on pourra disposer de 14 lignes PCIe 3.0 sur un total de 24 possibles, contre 10 sur un total de 20 sur Z170… sachant bien sûr qu'in fine le lien avec le CPU est de type DMI 3.0 équivalent à x4 Gen3. Les chipsets Serie 200 supporteront à la fois Kaby Lake-S et les Skylake actuels, le support des futurs SSD Intel Optane en 3D XPoint est également mentionné bien qu'on ne voit pas ce qui empêcherait leur utilisation, d'un point de vue technique tout du moins, sur les plates-formes actuelles.

Au niveau du processeur Kaby Lake, il est précisé que les cœurs CPU seront plus performants, sans que l'on sache par quel biais (IPC et/ou fréquence) et que l'overclocking par le bus sera amélioré. Côté iGPU il sera possible avec un câble DP de piloter un écran 5K à 30 Hz et de passer à 60 Hz avec deux câbles, alors que le décodage du HEVC et du VP9 10-bit sera assuré en hardware. Comme Broadwell-E, Kaby Lake supportera officiellement la DDR4-2400 et il est précisé qu'il sera compatible avec les chipsets actuels Serie 100. Attention toutefois, pour rappel Intel devrait lancer en même temps un "super" Skylake doté d'eDRAM et qui lui ne serait compatible qu'avec les cartes mères en Serie 200 selon les dernières rumeurs !

Intel pourrait profiter de Broadwell-E, qui est a priori en retard et ne devrait pas débarquer avant le second trimestre 2016, pour augmenter un peu le nombre de cœurs sur la gamme Core i7. Selon XFastest  quatre déclinaisons seraient ainsi prévues :

- Core i7-6950X : 10 cœurs, 25 Mo de LLC, 3.0 GHz + Turbo
- Core i7-6900K : 8 cœurs, 20 Mo de LLC, 3.3 GHz + Turbo
- Core i7-6850K : 6 cœurs, 15 Mo de LLC, 3.6 GHz + Turbo
- Core i7-6800K : 6 cœurs, 15 Mo de LLC, 3.4 GHz + Turbo

Pour rappel, la gamme actuelle plafonne au Core i7-5960X doté de 8 cœurs ayant une fréquence de base de 3.0 GHz. On passerait donc à 10 cœurs au maximum alors que les fréquences sont revues à la hausse, les deux étant possible sans faire augmenter la consommation ou les coûts de production grâce au passage au 14nm.

Reste à voir si cette information se vérifiera, et à quel tarif sera proposé notamment l'i7-6900K. Voilà en tout cas qui donnerait un peu d'intérêt aux Broadwell-E pour ceux déjà équipé en LGA 2011-v3 dans le cadre d'une upgrade, ce qui n'a sûrement pas échappé à Intel.

Mise à jour di 16/11/2015 : Benchlife.info  publie un tableau qui serait issu d'une présentation Intel qui va dans le même sens, en y ajoutant même la fréquence Turbo. On remarque au passage qu'Intel compte au passage ajouter le support officiel de la DDR4-2400, qui fonctionne déjà en pratique sur Haswell-E.

AMD profite du forum SC15 pour annoncer l'initiative Boltzmann, un ensemble de nouveaux outils dédiés à renforcer sa présence dans le HPC, notamment via un portage du code CUDA.

Il y a quelques semaines, le départ de Phil Rogers d'AMD pour rejoindre Nvidia a pu soulever quelques inquiétudes. Cet ingénieur émérite était la figure de proue de la HSA, la plateforme ouverte dédiée au calcul hétérogène ("CPU + GPU"), poussée par AMD avec le support du monde ARM. Une perte incontestable pour AMD qui mise beaucoup sur la HSA, que ce soit au niveau du HPC (calcul haute performances) ou du grand public.

A l'occasion du SC15 (SuperComputing), AMD tient cependant à rassurer quant à l'avenir de la HSA et de son écosystème dédié au calcul hétérogène. De nombreux développements, dédiés initialement au monde professionnel, sont en cours de finalisation et, avec une bonne dose de pragmatisme, ont pour objectif commun d'apporter aux développeurs et aux clients potentiels les outils dont ils ont besoin. AMD regroupe cet ensemble de développements sous le nom de code "Initiative Boltzmann", en référence au physicien Ludwig Eduard Boltzmann dont les équations profitent aujourd'hui de la puissance de calcul des GPU.


Sans donner de précisions liées au hardware, les annonces sont concentrées sur le software, AMD annonce tout d'abord l'extension du support de la HSA des APU (Kaveri) vers les GPU dédiés. Pour cela, AMD proposera un nouveau pilote Linux headless, c'est-à-dire totalement dédié au calcul, allégé du support des parties graphiques et vidéo. De quoi proposer plus facilement un adressage mémoire unifié entre les CPU et les GPU (et rattraper Nvidia sur ce point crucial), réduire la latence des transferts PCIe et de l'envoi des commandes, mieux exploiter tout le sous-système mémoire des GPU etc. Des systèmes de gestion spécifique des GPU (fréquences turbo etc.) seront également proposés ainsi qu'un support étendu de la communication P2P, y compris pour des GPU présents dans des nœuds différents dans le cadre des supercalculateurs.


Ensuite, AMD annonce un nouveau compilateur : HCC pour Heterogeneous Compute Compiler. Il s'agit d'un compilateur de type source unique, c'est-à-dire qu'il traite autant le code CPU que le code GPU mis en avant à l'aide de directives (à la manière de C++ AMP de Microsoft). HCC est compatible C++ 11/14, C11 et OpenMP 4.0. Il propose par ailleurs un support alpha de la Parallel Standard Template Library de C++17 (C++1z), la prochaine révision de C++ attendue pour 2017. AMD annonce différentes optimisations qui devraient profiter aux performances tels qu'une meilleure gestion de la mémoire et le support de l'exécution asynchrone des kernels (et concomitante).


Enfin, AMD fait face à la réalité : CUDA de Nvidia est bien implanté dans le monde du HPC. Suffisamment pour que sa seule stratégie à ce niveau ne puisse plus se résumer à essayer de nier cet état de fait avec des statistiques d'utilisation d'OpenCL chez les développeurs. Avec pragmatisme, AMD annonce ainsi l'interface HIP (Heterogeneous-compute Interface for Portability) dont le but est de permettre au code CUDA de tourner sur ses propres GPU.

Cela se fera de manière indirecte bien entendu, avec des outils qui porteront le code source CUDA vers un language C++ commun (cudaMemcpy -> hipMemCpy). Après conversion, le code pourra ensuite tourner aussi bien sur les GPU Nvidia via le compilateur NVCC que sur les GPU AMD via le compilateur HCC. AMD indique que d'après ses tests, 90% du code CUDA peut être automatiquement porté alors que les 10% restants doivent être traités manuellement mais en C++ standard. AMD estime que cela devrait répondre aux demandes du marché qui appréciera l'ouverture de l'offre matérielle pour une bonne partie des systèmes amenés à faire tourner du code CUDA. A voir par contre si Nvidia appréciera cette initiative de la même manière...

A noter que ce support du code CUDA reste partiel et ne concerne que l'ensemble de plus haut niveau, soit le code C/C++ CUDA pour l'API runtime. Le code qui vise l'API driver ainsi que le code PTX ne seront pas supportés, tout du moins initialement.

AMD fera la démonstration de ces outils durant le SC15 et une première version beta sera mise dans les mains des développeurs au premier trimestre 2016.