Actualités processeurs

Intel profite de l'ISC (International Supercomputing Conference) pour annoncer une nouvelle marque, Xeon Phi, qui accueillera les produits dérivés de son architecture MIC (Many Integrated Cores). Le premier produit devrait être disponible fin 2012, il sera basé sur la puce au nom de code Knights Corner dont on entend parler depuis 2010, étant elle-même dérivée de l'arlésienne Larrabee dont il était question depuis... 2007 !

Ce coprocesseur Intel Xeon Phi intégrera plus de 50 cœurs x86 et leurs unités SIMD 512 bits gravés en 22nm Tri-Gate, et il prendra place sur une carte au format PCIe au côté d'un minimum de 8 Go de GDDR5. La performance annoncée de 1 TeraFLOPS sous DGEMM l'an passé a été confirmée à l'ICS sous Linpack (Rmax).


Intel met pour rappel en avant la flexibilité de son architecture, due à l'utilisation d'un cœur x86 généraliste (dérivé d'un Pentium P54C) pour piloter son unité SIMD, même s'il faudra attendre de voir la qualité des outils en pratique.

L'université du Texas devrait mettre en ligne en 2013 le premier supercalculateur architecturé autour de Xeon Phi. Il sera basé sur des milliers de Xeon E5 8 cœurs et de Xeon Phi, fournissant des puissances de calcul respectives de 2 petaFLOPS et 8 petaFLOPS. Intel compte atteindre l'exaFLOPS pour un supercalculateur d'ici 2018, soit l'équivalent d'un millions des actuels Xeon Phi.

Il y a un peu plus de 3 mois, AMD finalisait le rachat de SeaMicro pour 334 millions de dollars. Une dépense relativement importante pour AMD qui y a vu une opportunité pour le futur, SeaMicro étant précurseur dans le domaine des serveurs haut densité et basse consommation. Reste que tous les produits actuels de SeaMicro, au format 10 RU, sont basés soit sur des Xeon (64 Sandy Bridge quadcores E3-1260L) soit sur des Atom (jusqu'à 384 Atom dualcores).

Lors du rachat de SeaMicro, AMD avait bien entendu indiqué avoir pour objectif de développer des Opteron adaptés à la plateforme de SeaMicro. Lors de l'AFDS, nous avons pu avoir un aperçu de ce que donnera cette initiative. SeaMicro a ainsi présenté se première plateforme Opteron qui sera basée sur un modèle octocore (4 modules) cadencé à 2 GHz dont nous supposons qu'il s'agit d'un futur CPU basse consommation.

64 de ces plateformes Opteron pourront ainsi prendre place dans le nouveau serveur 10 RU de SeaMicro qui sera proposé en version beta dès le mois d'octobre pour une disponibilité en novembre.

Sans dévoiler les traditionnels nouveaux noms de code qui accompagnent les roadmaps, AMD a présenté ses plans concernant les APU basse consommation qui succèderont à Brazos 2.0, basée sur les cores Bobcat, ainsi qu'à Temash basée sur les cores Jaguar.

Pour rappel, en 2013 c'est l'APU Temash qui sera chargée du marché des tablettes. Elle pourra embarquer jusqu'à 4 cores Jaguar (AMD parlait précédemment de 2 cores), un GPU dérivé de l'architecture GCN et sera proposée au format FT3 BGA avec un TDP variant entre 3.6W et 5.9W.


En 2013, une troisième génération de cores ultra basse consommation sera introduite avec pour objectif de pouvoir réduire la consommation totale de l'APU à moins de 3W, alors que la quatrième génération de cores aura pour objectif de faire passer l'APU sous les 2W en 2014. De quoi pouvoir proposer des composants plus intéressants pour les tablettes et enfin entrevoir une présence dans des smartphones ?

Il y a quelques mois, AMD avait expliqué être en train de réorganiser ses méthodes de développement pour atteindre un niveau de modularité similaire à celui des SoC. En plus de réduire les coûts à terme, une telle approche permet de gagner en flexibilité et de pouvoir intégrer plus facilement des technologies tierces à ses produits. AMD ayant précisé vaguement ne pas être forcément limité à l'ISA x86, la conclusion logique était que des cores ARM ou dérivés de son jeu d'instruction feraient leur apparition dans de futurs produits AMD.

C'est ce qui aura lieu dès l'an prochain, mais pas spécialement sous la forme que certains attendaient, telle qu'un SoC combinant cores ARM et GPU Radeon. Si un tel produit pourrait voir le jour dans le futur, ce n'est pas la première utilisation visée par l'utilisation de cores ARM. AMD souffre actuellement de l'absence de technologie de sécurisation dans ses plateformes, telle que la Trusted Execution Technology d'Intel (TXT), qui permet de sécuriser certains systèmes de paiement, DRM et autres infrastructures professionnelles et est vouée à se généraliser à l'avenir. Développer en interne une telle technologie est complexe et coûteux, d'autant plus qu'il faut ensuite convaincre tout l'écosystème de la supporter.

Malheureusement pour AMD, TXT ne fait pas partie de la licence x86 et l'accès à cette technologie n'est pas automatique. Intel ayant probablement rechigné à transférer sa technologie sous licence, ou le coût de cette celle-ci étant prohibitif, AMD a décidé de se tourner vers TrustZone d'ARM. Il s'agit de la plateforme concurrente principale de TXT et elle est présente au sein de tous les cores Cortex A. Elle repose sur une extension du jeu d'instruction d'ARM et ne peut donc pas être transposée facilement dans un core x86.


AMD a donc décidé d'inclure un core ARM dans ses futures APU, à commencer par Kabini et Temash qui succèderont à Brazos 2.0 et Hondo l'an prochain, avant de le généraliser à l'ensemble de ses produits. AMD a opté pour un Cortex A5, qui est le plus petit core de la famille : 0.53mm² en 40nm soit en principe moins de 0.30mm² en 28nm. Son intégration prendra probablement un petit peu plus de place mais à l'échelle de la puce elle aura un impact insignifiant.

AMD n'a pour l'instant pas donné plus de détails sur l'implémentation, ni sur la manière dont ce core ARM interagira avec les cores x86 dont il devra contrôler l'exécution, et encore moins sur l'exposition directe éventuelle de ce core qui pourrait par exemple être exploité par un antivirus. Une utilisation qui permettrait par exemple à AMD de répondre à l'intégration dans les CPU Intel d'optimisations destinées aux logiciels McAfee.

Nos confrères de Tom's Hardware US  ont pu mettre la main sur les APU AMD A-Series Trinity dans leur version desktop, l'occasion de le comparer aux anciennes APU mais également de faire quelques tests à fréquence égale contre un AMD FX d'architecture Bulldozer.

Les résultats sont intéressants puisqu'à la fréquence de 3.8 GHz dans le test monothread de conversion en AAC sous Itunes 10.4.1.10 on note un avantage de 18,6% de Piledriver sur Bulldozer. Lors d'un rendu 3ds max 2012, en limitant l'AMD FX à 2 modules comme c'est le cas de l'AMD A10, l'avantage est de 17,1% en faveur de Piledriver. Il faut noter que ces résultats sont obtenus en l'absence de cache L3 sur l'AMD A10 alors que l'AMD FX en a 8 Mo, même si ce dernier n'a que peu d'impact sur ces deux tests.

Des chiffres étonnants puisque AMD lui-même parlait d'un gain de l'ordre de 10%, chiffre dont on pouvait logiquement penser qu'il était optimiste. Reste donc à voir si ces chiffres seront généralisables, mais si c'est le cas Piledriver permettra de combler une très grande partie du déficit d'IPC de Bulldozer face à K10 (nous l'avions évalué ici). Intel gardera cependant un net avantage de ce côté qu'AMD devra compenser par la présence de plus de cœurs et une fréquence supérieure, tout en gardant une consommation contenue… tout un challenge !