VIA C5J Esther = VIA C7

VIA vient d’annoncer que sa prochaine architecture CJ5 Esther, qui sera disponible durant le premier semestre 2005, portera le nom commercial de C7 pour la version PC de bureau et C7-M pour la version mobile.

Pour rappel, le core C5J Esther a été mis au point par Centaur, père des Winchip et racheté par VIA en 1999. Gravé par IBM en 0.09µ + SOI, sa consommation est annoncée comme très basse, puisque de 3.5W à 1 GHz. Au menu des autres nouveautés, on trouve également un FSB plus rapide puisque pouvant atteindre 800 MHz qui peut laisser penser que VIA pourrait passer à un bus de type Pentium 4 ainsi qu’un cache L2 plus important, à priori 128 Ko, contre 64 Ko pour les processeurs actuels.

Le C5J Esther supportera par ailleurs les instructions SSE2/SSE3 ainsi que la technologie No Execute (NX) déjà supportée par les Athlon 64 et Itanium et qui permettra à Windows XP SP2 d’interdire l’accès de certaines zones mémoires aux virus. L’architecture C5J Esther devrait permettre de dépasser les 2 GHz.