Depuis le lancement des Core 2 durant l’été 2006, la gamme de processeur Intel n’a pas évolué d’un point de vue architectural. Intel s’est en effet contenter de sortir des versions quatre cœurs composés de deux die Conroe, puis de faire légèrement évoluer la gamme avec l’introduction de modèles utilisant un FSB1333. Alors que le Phenom d’AMD n’est toujours pas là, le géant de Santa Clara propose avec le Core 2 Extreme QX9650 son premier processeur basé sur l’architecture Penryn.Penryn : Core v1.1
Le core Penryn et ses 6 Mo de cache L2Le core Penryn est une évolution du Conroe. Toujours basé sur l’architecture Core, il l’améliore sur quelques points à commencer par la gravure qui ne se fait plus en 65nm mais en 45nm. Intel en a du coup profité pour rajouter du cache L2, puisque l’on passe de 4 à 6 Mo ce qui fait que le total de transistor explose, passant de 290 à 410 millions. La taille du die reste cependant à la baisse puisqu’elle est désormais de 107mm², contre 143mm², ce qui permet à Intel d’augmenter son nombre de processeur par galette de silicium et donc d’abaisser ses coûts de production.
Du côté des améliorations architecturales, Penryn se distingue surtout sur deux points. Le premier c’est l’amélioration de l’unité responsable de la division. Les processeurs Intel utilisent, tout comme nous, la méthode euclidienne : à un diviseur et un dividende sont associés un quotient et un reste. Les processeurs opèrent la division par morceau, c'est-à-dire qu'à chaque cycle ne sont traités qu'un nombre fini de bits. L'opération est relativement lente (le nombre de cycles nécessaire dépend de la taille du dividende), mais est exacte.
Là où un Conroe traite deux bits par cycle (on parle de Radix-4), Penryn en traite quatre (Radix-16). La technique bénéficie également à d'autres opérations plus complexes faisant intervenir des divisions, telles que le calcul de la racine carrée qui a fait l'objet d'optimisations toutes particulières.
Le SSE se voit pour sa part améliorer en deux points, le premier étant l’accélération des instructions de shuffle, c’est-à-dire les instructions qui mélangent les données de plusieurs registres SSE et qui sont grandement utilisées dans le codage et le décodage vidéos. De plus, une nouvelle série d’instructions fait son apparition, le SSE4 dont vous pouvez lire les détails dans
ce document. Une cinquantaine d’instructions sont au menu du jour, dont une bonne partie pourrait apporter des gains très généraux, et d’autres dans des domaines plus spécifiques tels que le calcul d’une valeur CRC. Bien entendu il faudra que les programmes soient écrits ou compilés pour prendre en compte ces instructions, elles n’apporteront rien aux programmes actuels.
