Les derniers contenus liés au tag Cadence

Cadence a annoncé qu'il avait mis au point un prototype de contrôleur + PHY basé sur les spécifications préliminaires de la norme de DDR5. Gravée en 7nm chez TSMC, cette puce a été succès avec des prototypes de DDR5 Micron en mode DDR5-4400. Il ne s'agit que d'une étape bien entendu avant d'atteindre le mode DDR5-6400 à terme, mais cela devrait prendre encore quelques années.

 

 

En plus de la vitesse, la DDR5 apportera un certain nombre de modifications au niveau de la structure des puces afin de faciliter la conception de die de capacités de 2 à 4 Go. La tension d'alimentation passera de 1.2v à 1.1v, et si le format sera a priori similaire avec 288 pins comme la DDR4 (mais des détrompeurs différents), chaque barrette sera adressée sur deux canaux 32-bit distincts et non plus un seul canal 64-bit ce qui devrait permettre d'en optimiser l'utilisation.

Cadence annonce être prêt à travailler pour intégrer ce contrôleur + PHY DDR5 dans des SoC 7nm, mais il faudra attendre 2019 pour commence à en voir. Selon les projections du constructeur, il faudra attendre 2022 pour que la DDR5 surpasse la DDR4 côté ventes.