Les derniers contenus liés au tag Intel C610

On savait depuis avril dernier que les futurs Xeon E5-2600 V3, nom de code Haswell-EP, prévus pour le Socket 2011-3 embarqueront jusqu'à 14 cœurs et 35 Mo de cache L3, des chiffres pour le moins impressionnant.

La déclinaison Core i7 de ces puces, le Haswell-E, est pour rappel également prévue pour le second semestre mais dans une déclinaison atteignant au mieux 8 cœurs et 20 Mo de cache L3.

VR-Zone  nous en apprends cette fois un peu plus sur la génération suivante, les Xeon E5-2600 V4 portant le nom de code Broadwell-EP et qui arriveront un an plus tard. Gravés en 14nm contre 22nm pour les Haswell-EP, ces Xeon utiliseront a priori le même Socket mais porteront le nombre de cœurs maximum de 14 à 18 et le cache de 35 à 45 Mo.

La mémoire sera dans le deux cas de type DDR4, mais alors que les Xeon E5-2600 v3 peuvent fonctionner en DDR4-2133, la vitesse officielle sera portée à DDR4-2400 sur les v4. Ce sont toujours 4 canaux qui sont intégrés, avec au mieux 3 barrettes RDRIMM ou LDRIMM par canal. Les Xeon E5-2600 v4 y ajouteront le support des 3DS LRDIMM, c'est-à-dire de barrettes utilisant des puces mémoire intégrant de multiples die interconnectés via des connexions verticales passant au travers même des die.

CPU-World  donne quelques informations sur les futurs processeurs Intel Xeon gravés en 22nm destinés aux systèmes multi-Socket, l'occasion de faire le point sur ce qui est prévu au cours des prochains trimestres sur ce segment.

On commence par le très haut de gamme Xeon E7 v2 (Ivy Bridge-EX) destiné à la plate-forme Brickland et qui débarquera au quatrième trimestre 2013. Alors que les précédents Xeon E7 se "limitaient" à 10 cœurs et 30 Mo de cache L3, on passera cette fois à 15 cœurs et 37,5 Mo de cache L3. Le processeur supportera en sus 32 lignes PCI-Express 3.0 et pourra être utilisé dans des machines intégrant jusqu'à 8 sockets. Côté mémoire chaque processeur pourra être connecté à 4 Scalable Memory Buffers (SMB) pouvant gérer au total 24 barrettes DDR3-1600, mais une prochaine génération de ces SMB prévus sur Brickland ajoutera le support de la DDR4.

A titre d'information un Xeon E7-8870 (10 cœurs, 30 Mo de L3, 2,4 GHz, 130W) se monnaye tout de même 4616$. La plate-forme Brickland introduite à l'occasion de ce lancement devrait être compatible avec les futurs Haswell-EX (Xeon E7 v3) ainsi que leurs successeurs, une compatibilité qu'on aimerait voir sur d'autres gammes.

Les Xeon E5-2600 v2 et E5-4600 v2 (Ivy Bridge-EP) seront pour leur part destiné aux plates-formes Romley-EP 2 et 4 Socket déjà utilisée par Xeon E5-2600 et E5-4600 actuels (Sandy Bridge-EP). Prévus respectivement pour le troisième trimestre 2013, comme les Core i7 Ivy Bridge-E, et le premier trimestre 2014 ces processeurs Socket 2011 intégreront jusqu'à 12 cœurs pour 30 Mo de cache L3, contre 8 cœurs et 20 Mo actuellement. Ils disposeront également de 40 lignes PCI-Express 3.0 et de 4 canaux DDR3-1866.

Toujours sur la plate-forme Romley mais "-EN" 2 Socket 1356, le Xeon E5-2400 v2 (Ivy Bridge-EN) est pour sa part prévu pour le premier trimestre 2014. Cette version bridée de l'E5-2600 v2 sera limitée à 10 cœurs, 3 canaux DDR3 et 24 lignes PCI-Express.

Il faut noter que les futurs Haswell-EP et Haswell-EN (ainsi que d'éventuels Haswell-E en Core i7), prévus pour le second semestre 2014, utiliseront une nouvelle plate-forme dénommée Grantley utilisant un Socket R succédant au 2011. Le nombre de cœurs maximum devrait être porté de 12 à 14 et le cache L3 de 30 à 35 Mo. On restera à 40 lignes PCI-Express 3.0 alors que le contrôleur mémoire supportera officiellement la DDR4-2133 sur 4 canaux.

Enfin le nouveau chipset Wellsburg C610 gravé en 32nm (contre 65nm pour les actuels X79/C600) intégrera notamment la gestion de 10 ports SATA 6 Gbps et de 6 ports USB 3.0 pour un TDP de 7 watts, contre 8 watts pour un C602J (équivalent du X79) et 12 watts pour un C606 (avec la SCU ajoutant 8 SATA/SAS 3G active).

Malheureusement les 8 lignes PCI-Express gérées par le chipset seront toujours de type Gen2 et l'interconnexion avec le processeur se fera à toujours en DMI 2.0 ce qui correspond à un lien PCI-Express 4x Gen2 à 2 Go /s dans chaque sens : c'est loin d'être suffisant si on utilise pleinement tous les SATA. Ce choix est assez étrange alors que le chipset C606 intégrait en sus du lien DMI 2.0 un lien supplémentaire à 4 Go /s pour les 8 ports SATA/SAS 3G gérés par la SCU.