Zero-Buffer DDR chez OCZ

Publié le 07/10/2004 à 10:44 par
Imprimer

OCZ vient d’annoncer en collaboration avec Inphi Corporation une nouvelle mémoire appelée Zero-Buffer DDR, ou ZB-DDR. Avant de parler de la ZB-DDR, un petit rappel sur les mémoires Unbuffered et Registered est nécessaire.

Alors qu’avec de la mémoire Unbuffered classique, chaque puce mémoire est pilotée indépendamment par le contrôleur mémoire de la machine, dans le cas d’une mémoire Registered le contrôleur mémoire communique avec un PLL/Zero Delay Clock Buffer (pour le signal d’horloge) et des registres (pour les adresses et les commandes) qui pilotent eux même les puces. Quel intérêt ? Augmenter la fiabilité du signal ainsi que le nombre de puces pouvant être gérées dans une même machine, ce qui permet de gérer plus de barrettes ou des barrettes de plus grande capacité. En contrepartie, les mémoires Registered sont un peu plus lentes, puisque le coût entraîné par les registres est de un cycle d’horloge.

Dans le cas de la ZB-DDR, OCZ a décidé d’utiliser une des fonctionnalités de la mémoire Registered, à savoir la présence d’un PLL/Zero Delay Clock Buffer de Inphi Corporation. OCZ annonce que cela permet de disposer de la stabilité et de la robustesse des mémoires Registered, sans la légère baisse de performances qui découlent des registres puisque ces derniers sont absents. Bien entendu, la mémoire ZB-DDR ne disposera pas d’un des avantages de la mémoire Registered classique : permettre d’utiliser plus de mémoire sur une même machine.

Pour le moment, OCZ n’a pas indiqué quels seront les types de barrettes qui seront lancés avec cette technologie, mais étant donné que le Zero Delay Clock Buffer de Inphi est annoncé comme dédié aux barrettes DDR2-400, 533, 667 et 800, il s’agira probablement de DDR-533 voir 667.

Vos réactions

Top articles