Actualités processeurs

A l'occasion d'APU13, AMD vient de présenter une nouvelle roadmap autour de ses APU d'entrée de gamme. Les noms de codes avaient déjà été entrevus et la version serveur de la puce a déjà été présentées dans une précédente roadmap, les nouvelles informations sont donc relativement peu nombreuses.

Beema va succéder à Kabini pour les portables d'entrée de gamme et Mullins à Temash pour les tablettes et autres systèmes 2-en-1. Parmi les nouveautés, citons le passage de cores x86 Jaguar vers une évolution nommée Puma, à ne pas confondre avec la plateforme AMD de 2008 qui portait le même nom.


Beema et Mullins sont les premiers APU à recevoir l'AMD Security Processor qui n'est autre qu'un core Cortex-A5 intégré de manière à profiter de la plateforme de sécurisation TrustZone d'ARM. Intégrer un tel très petit core était beaucoup plus simple pour AMD que de développer sa propre plateforme pour lutter face à la Trusted Execution Technology d'Intel (TXT). Si nous supposions au départ que Kabini et Temash inaugureraient ce support, ce seront finalement Beema et Mullins.

Etrangement, AMD fait par contre l'impasse sur la HSA et Beema/Mullins ne supporteront ni la mémoire unifiée hUMA ni la gestion des tâches hQ qui resteront au départ exclusives au plus gros APU, Kaveri.


Avec Beema et Mullins, AMD met en avant une progression significative des performances par watt, qui feraient plus que doubler à process équivalent. En l'absence de détails sur leurs spécifications exactes, il est cependant difficile de savoir quel crédit donner à ces prévisions d'autant plus qu'AMD compare ici performances et TDP de Kabini 25W à Beema 15W et de Temash 8W à Mullins 4.5W.

A noter que pour Temash et Mullins, AMD ne parle plus de TDP… mais de SDP, comme le fait Intel sur ses processeurs ultra basse consommation. A titre de référence, le SDP de 3-4W de Temash correspond à un TDP de 3.9 à 9W. Pour Mullins le SDP chute à 2W, alors que le TDP d'une des variantes est de 4.5W. AMD précise cependant qu'avec Mullins il sera possible de proposer du quadcore en fanless. De quoi enfin aider AMD à se faire une petite place dans le monde des tablettes ?

Il y a un peu plus d'un an, AMD inaugurait la HSA Foundation en partenariat avec ARM, Imagination Technologies, MediaTek et Texas Instruments. Rapidement, Samsung et Qualcomm ont rejoint le groupe de fondateurs de ce consortium qui a pour rappel comme objectif de concevoir des standards dédiés au calcul hétérogène, qu'ils concernent l'aspect programmation ou l'implémentation matérielle.

Petit à petit, la liste de membres qui ont rejoint la HSA Foundation à un niveau ou à un autre s'est allongée et à l'occasion du Developer Summit 2013, AMD annonce avoir à nouveau renforcé les rangs du consortium :

Broadcom
Canonical Limited
Electronics and Telecommunications Research Institute (ETRI)
Huawei
Industrial Technology Res. Institute
Kishonti
Lawrence Livermore National Laboratory
Linaro
Oak Ridge National Laboratory
Oracle
Synopsys
TEI of Crete
UChicago Argonne, LLC. Operator of Argonne National Laboratory
VIA Technologies

Parmi les nouvelles arrivées notons le géant chinois des télécoms Huawei, Kishonti (GLBenchmark), Oak Ridge (qui a mis en place le supercalculateur Titan équipé en Tesla Kepler de Nvidia), Oracle (qui a pour rappel racheté Sun et donc Java) et VIA/S3 Graphics. De quoi donner progressivement de plus en plus d'influence à la HSA.

Son support s'étend également au niveau des langages de programmation. L'implémentation du support de la HSA est actuellement en cours pour Python, OpenMP, C++ AMP et Java :



Annoncé lors de l'AFDS de 2011 par Microsoft, C++ AMP sera, comme nous pouvions alors le supposer, étendu pour supporter la HSA en plus d'un mode OpenCL générique. La différenciation se fera au moment de la compilation où il sera possible de viser le langage intermédiaire HSAIL pour la HSA ou SPIR 1.2 pour les périphériques compatibles OpenCL. Par ailleurs, bien qu'initiative de Microsoft, AMD annonce que C++ AMP sera disponible également sous Linux et que ce support sera mis en place autant pour ses APU que pour ses GPU.

Depuis quelques temps, AMD travaille avec Oracle pour intégrer le support de la HSA dans Java 9 Sumatra et rendre l'utilisation des cores massivement parallèles aussi simple que possible. Un projet ambitieux et en attendant que cela soit finalisé et disponible, APARAPI initialement limitée à OpenCL dans Java 7 va supporter la HSA dans Java 8 (Project Lambda). Oracle a d'ailleurs réalisé une première démonstration sur base d'une simulation de type N-Body, qui, vous vous en doutez, était nettement plus rapide une fois accélérée par un GPU.

A la veille de l'ouverture de son forum technologique dédié aux développeurs, l'AMD Developer Summit ou APU13, AMD a dévoilé quelques détails concernant son futur APU actuellement connu sous le nom de code Kaveri. Tout d'abord une date d'introduction officielle a été annoncée : le 14 janvier pour la version desktop de l'APU (FM2+). Un lancement qui tranche avec ceux de Trinity et de Richland, qui ont été introduits en primeur dans leurs versions mobiles.

AMD dévoile ensuite la puissance de calcul et les spécifications du modèle phare initial de Kaveri, l'APU A10-7850K. Avec 2 modules Steamroller cadencés à 3.7 GHz et un GPU équipé de 512 unités de calcul cadencées à 720 MHz, Kaveri monte à 856 Gflops. AMD précise continuer d'investir dans le GPU et met également en avant la proportion de l'espace qu'il occupe sur la puce : 47% sur Kaveri contre +/- 30% pour le GPU d'Haswell.




La progression de la puissance de calcul brute est relativement modeste par rapport à l'A10-6800K qui affiche 799 Gflops au compteur. Le GPU passe cependant à l'architecture GCN des Radeon récentes, plus efficace à puissance de calcul équivalente. Par ailleurs il s'agit de la version "1.1" de GCN, comme c'est le cas pour les GPU Hawaii et Bonaire, avec pour rappel quelques nouveautés niveau GPU computing et un support complet des Tiled Resources de DirectX 11.2.

Le moteur TrueAudio est lui aussi de la partie et va pouvoir permettre de décharger les cores CPU tout en élargissant les possibilités au niveau du positionnement, de la fidélité des effets de type réverbération etc. Tout du moins dans les jeux qui le supporteront. Kaveri supporte bien entendu la plateforme HSA dédiée au GPU computing à travers un espace mémoire unifié et uniforme entre le GPU et le CPU (hUMA), ainsi qu'à travers la technologie hQ (Heterogeneous Queuing) qui gère les interactions et créations de tâches entre les 2 types de cores présents dans l'APU.

L'évolution de la puissance de calcul de Kaveri est malheureusement inférieure à ce que nous attendions, AMD ayant annoncé lors de son précédent forum technologique viser au moins le Téraflop. Cet objectif n'a pas pu être atteint, probablement parce que pour une raison ou une autre les fréquences ont dû être limitées au niveau du GPU.

Enfin, AMD a réalisé une première démonstration de Kaveri face à la concurrence, soit dans ce cas un système équipé d'un Core i7 4770K et d'une GeForce GT 630 opposés dans Battlefield 4 :


C'est bien entendu l'APU A10 (25-40 fps) qui s'en tire le mieux avec des performances plus de 2x supérieures à celles de la plateforme Intel équipée d'un GPU Nvidia d'entrée de gamme (10-20 fps). Difficile bien entendu d'en conclure quoi que ce soit puisqu'il peut très bien s'agir d'un cas très particulier, puisqu'AMD ne donne pas de détails quant au type de GT 630 utilisé, quant aux paramètres graphiques etc. et puisque la GT 630 est dans tous les cas plus adaptée à recevoir l'adjectif anémique que performante. Par contre, AMD fait une fois de plus la démonstration du fait qu'il est évident que face aux GPU intégrés, les GPU d'entrée de gamme n'ont plus aucun intérêt et sont devenus une aberration.

Nous devrions en apprendre plus sur Kaveri durant la semaine, des détails supplémentaires étant attendus mercredi, lors de la keynote de clôture de l'AMD Developer Summit .

Nos confrères de CPU-World  ont noté qu'AMD a publié une mise à jour de sa liste de prix sur son site web. Rappelons comme toujours qu'il s'agit de prix d'achat par 1000 pièces, en dollars, et hors taxes. Cette mise à jour est l'occasion d'officialiser certaines baisses de prix que l'on avait pressenties, par exemple sur les FX-9370 et 9590. Nous vous parlions le mois dernier de l'arrivée de versions WOX de ces puces vendues avec un kit de watercooling dont le prix avait été réajusté à la baisse. Pour la première fois ces puces arrivent officiellement dans la liste de prix  du constructeur et il faudra compter 224 dollars pour le FX 9370 contre 306 pour le FX-9590, des prix qui font écho à ceux que l'on trouve déjà aujourd'hui chez les revendeurs en ligne.

Côté APU, l'A10-6790K lancé la semaine dernière dispose aussi d'un prix officiel de 122 dollars. Nos confrères ont enfin notés trois baisses de prix sur des APU A8 et A6. Les A8-6600K, A8-6500 et A6-6400K seront désormais vendues respectivement à 97, 97 et 62 dollars. Des baisses de prix d'environ 13% par rapport aux tarifs pratiqués précédemment.

Nos confrères d'EEtimes  pointent aujourd'hui une conséquence surprenante de la stratégie « foundry » d'Intel. Le constructeur dispose pour rappel d'une petite activité de production de semi-conducteurs pour des sociétés tierces, qui avait commencée avec Achronix en 2011. La société avait alors profité du process 22nm d'Intel pour construire ses FPGA (Field Programmable Gate Array, des puces flexibles qui peuvent être reconfigurés pour une tache précise après leur fabrication). D'autres sociétés présentes sur le marché des FPGA comme Tabula ou, plus récemment, Altera, ont par la suite rejoint Intel. Dans le cas d'Altera, l'accord signé avec Intel en février 2013 donnait même un accès exclusif à cette société au process 14nm pour la production de FPGA chez Intel (Altera s'engageant en échange à ne pas produire ailleurs en 14nm, auparavant Altera était client de TSMC).

Historiquement, les FPGA d'Altera ont proposé pour certains modèles des processeurs ARM ajoutés et si le doute planait fortement sur ce que produirait pour eux Intel, le communiqué de presse publié aujourd'hui par Altera  confirme la donne pour la prochaine génération : les futurs SoC Stratix 10 (version SX ) qui seront fabriqués par Intel en 14nm intègreront directement un Cortex A53, un processeur ARM quadruple cœurs utilisant l'architecture 64 bits ARMv8 (voir cette actualité). Un petit séisme même si en juillet dernier, Brian Krzanich avait évoqué la possibilité de fabriquer des ARM pour un « très bon client ». On pensait cependant qu'Intel eut visé un peu plus haut avant d'ouvrir ainsi ses usines à la fabrication de SoC ARM !