Les derniers contenus liés aux tags Micron et Process

Des détails sur le 7nm à l'ISSCC 2017

Publié le 15/11/2016 à 16:29 par Guillaume Louel

La conférence ISSCC (International Solid-State Circuits Conference) se tiendra pour son édition 2017 du 5 au 9 février à San Francisco, et nos confrères d'EEtimes  ont eu accès à l'avant programme.

Comme tous les ans les acteurs du milieu des semi conducteurs y présenterons leurs nouveautés, et l'on notera que TSMC et Samsung présenterons leurs cellules SRAM (utilisées notamment pour la mémoire cache dans les puces). L'année dernière, Samsung avait proposé deux versions distinctes pour son process 10nm, optimisées pour la densité ou les performances, de 0.040 µm² et 0.049 µm².

D'après nos confrères, TSMC présentera une cellule SRAM 7nm de seulement 0.027µm², tandis que Samsung présentera une cellule SRAM 7nm de 0.030µm², mais fabriquée en EUV. D'après Samsung, l'EUV permettrait de diminuer la tension minimale nécessaire de 39.9mV (TSMC indique aussi des optimisations basse tension, on attendra la conférence pour comparer l'impact ou non de l'EUV).

La SRAM est un composant fondamental des puces et sa taille permet en général de se donner une bonne idée des process. Cependant il faut être assez méfiant, les constructeurs annonçant parfois des "records" de densité qu'ils n'utilisent pas forcément en production. Nous avons rapporté dans le tableau ci dessous les chiffres les plus bas (correspondant aux bibliothèques "hautes densité") pour TSMC, Samsung et Intel :

Par rapport au tableau, on notera qu'Intel n'utilise pas cette SRAM haute densité dans ses processeurs, mais de la SRAM 0.059 µm². Même en prenant cela en compte, Intel garde la meilleure densité à 16/14nm pour la SRAM. Le constructeur ne fournit pas encore d'infos sur ses futurs process.

TSMC n'a pas donné non plus de chiffre exact pour son 10nm, estimant simplement 50% de réduction par rapport à son 16nm sur la SRAM, ce qui nous vaut un chiffre entre parenthèses. Selon toutes vraisemblances, et conformément aux autres annonces sur la densité (2.1x d'après le constructeur), on estimera que TSMC devrait avoir une SRAM d'une taille légèrement inférieure à celle de Samsung.

Intel ne devrait pas effectuer d'annonce sur ce sujet lors de l'ISSCC, ce qui est assez dommage. Le constructeur devrait présenter les FPGA Altera Stratix 10 (14nm) tandis qu'AMD proposera une présentation plus en détails de Zen.

On notera aussi que Western Digital/Toshiba, ainsi que Samsung, présenterons des puces 3D NAND 512 Gbit TLC 64 couches. Dans le cas de Samsung, cette puce avait été annoncée cet été, plus de détails techniques devraient être disponibles. Pour Western Digital/Toshiba, cette puce avait été évoquée cet été comme objectif.

On notera que nos confrères pointent à raison un grand absent : une fois de plus, ni Intel, ni Micron, n'effectueront de présentation technique de leur mémoire 3D Xpoint !

16 Go en TLC 20nm chez Micron : 146mm²

Publié le 15/02/2013 à 10:02 par Marc Prieur

Micron avait déjà annoncé une puce de NAND de 16 Go gravée en 20nm, c'était en décembre 2011, et cette mémoire utilisait la technologie MLC (2 bits par cellule). Aujourd'hui le fondeur annonce une puce de 16 Go (128 Gb) qui utilise la TLC (3 bits par cellule). Elle ne mesure que 146mm², soit une baisse de la surface supérieure à 25% par rapport à la même puce en 20nm MLC.


A titre de comparaison une puce 8 Go en MLC et 25nm est à 167mm², la densité augmente donc par un facteur de 2,29 ce qui devrait permettre de faire sensiblement baisser le coût au Go. Actuellement en cours d'échantillonnage, cette puce sera produite en volume à compter du second trimestre.

Il faut noter qu'elle combine deux désavantages en terme de performances et de longévité : d'une part, du fait de la technologie TLC par rapport au MLC, Micron ne communiquant d'ailleurs pas sur son endurance, d'autre part parce que les puces de 16 Go utilisent des pages de 16 Ko, contre 8 et 4 Ko pour les puces de 8 et 4 Go. Pour rappel une page est la plus petite unité lisible et programmable d'une puce Flash.

Pour le moment il n'est pas question d'une utilisation dans les SSD, Micron la destinant au stockage amovible (cartes mémoires et clés USB), un marché qui devrait tout de même monopoliser 35% de la Flash en 2013.

128 Gb de Flash en 20nm chez IMFT

Publié le 06/12/2011 à 16:02 par Marc Prieur

Intel et Micron viennent d'annoncer une nouvelle puce Flash MLC de 128 Gb gravée en 20nm. En combinant 8 de ces puces au sein d'un même packaging il est possible d'atteindre une capacité de 128 Go, une première. Les échantillons de la puce sont prévus pour le mois de janvier, la production en volume devant débuter au cours du premier semestre 2012.


Cette mémoire devrait de plus être nettement plus rapide lors d'accès séquentiel puisqu'elle utilise interface ONFI 3.0 à 333 MT/s soit le double des puces actuelles en 25nm. Les accès aléatoires 4K seront par contre le parent pauvre puisque la taille des pages sera désormais de 16 Ko contre 8 Ko pour les die 64 Gb et 4 Ko pour les die 32 Gb. Ces modifications devraient retarder l'intégration de ses puces dans les SSD et il ne faut pas l'attendre avant 2013.

IMFT annonce au passage que la puce 64 Gb (8 Go) 20nm annoncée en avril dernier est pour sa part désormais produite en volume. Elle mesure pour rappel 118mm², contre 167²mm pour son équivalent 25nm, et offre les mêmes caractéristiques en termes d'endurance ou de performances. Son arrivée devrait permettre de faire baisser le prix au Go des SSD, mais il faudra attendre la mi-2012 pour la voir débarquer dans nos boutiques.

MLC 20nm chez Intel / Micron

Publié le 14/04/2011 à 18:01 par Marc Prieur
Imprimer

Intel et Micron viennent d’annoncer une nouvelle puce de mémoire Flash NAND MLC gravée en 20nm, confirmant ainsi leur avance technologique dans le domaine. Offrant une capacité de 8 Go, cette puce mesure 118mm², contre 167mm² pour une puce gravée en 25nm. Elle est produite par IMFT (IM Flash Technologies), la joint-venture regroupant les deux entreprises.


Cette puce mémoire 20nm offrirait les mêmes performances et la même endurance que la mémoire 25nm, et devrait donc constituer le prochain saut en terme de rapport capacité / prix du côté des SSD, sans aucune contrepartie négative. Actuellement au stade d'échantillonnage, cette puce devrait commencer à être produite en volume au cours du second semestre, période durant laquelle IMFT compte échantillonner une puce de 16 Go en 20nm.


Pour rappel, IMFT avait annoncé en février 2010 sa première puce 25nm. A l’époque sa production en volume devait débutée au second trimestre, et ce n’est que très récemment qu’on a commencé à voir débarquer des SSD l’utilisant. Il ne faut donc pas s’attendre à voir des SSD utilisant cette mémoire 20nm avant début 2012.

Top articles