| Contenu : |
 Les alliances pour réduire la taille des circuits se multiplient ces derniers temps. C'était prévisible, la plupart des acteurs n'ayant tout simplement pas d'autre choix que de s'associer pour faire face aux coûts que cela induit.
Après les accords entre AMD, Qimonda et Zeiss ou encore ceux entre IBM, Samsung et Infineon, ce sont les japonais Toshiba et NEC qui s'associent pour développer ensemble un process de gravure 32nm, après avoir déjà travaillé ensemble sur le 45nm. Par ailleurs, les responsables des deux sociétés envisagent même de disposer de sites de production communs, une décision à ce sujet devrait tomber l'année prochaine.
Rappelons que seul Intel qui grave depuis septembre des puces de SRAM en 32nm sur des wafer de 300mm continue de jouer en solo. |
