L'USB 3.1 à 10 Gbps est finalisé

Comme promis, l'USB 3.0 Promoter Group vient d'annoncer que la version 3.1 des spécifications de l'USB était désormais finalisée. Les caractéristiques clefs de cette évolution sont :

- Débit qui passe de 5 à 10 Gbps
- Compatibilité avec les connecteurs et câbles actuels
- Amélioration de l'encodage des données
- Compatibilité avec la surcouche logicielle USB 3.0 existante
- Maintien de la rétrocompatibilité USB 3.0 5 Gbps / USB 2.0

En pratique, selon le contrôleur et la surcouche logicielle utilisée, les débits atteints en USB 3.0 varient généralement entre 200 et 400 Mo /s pour l'USB 3 à 5 Gbps. Un doublement du débit pourrait donc permettre d'atteindre 800 Mo /s dans le meilleur des cas.

Les contrôleurs USB 3.1 ne devraient par contre pas voir le jour de suite. A notre connaissance AMD comme Intel n'intégreront pas cette norme en 2014, reste à voir si ce sera en 2015. Du côté des contrôleurs additionnels s'il est probable que des puces arrivent en 2014 il faudra voir quelle sera leur interconnexion avec le système : 2 lignes PCIe 2.0 ou 1 ligne PCIe 3.0 ? La seconde option sera la plus économique pour les fabricants de contrôleurs mais pas la plus simple à implémenter sur les plates-formes de 2014, tout du moins chez Intel.

En effet dans le second cas il ne faut pas oublier que les chipsets n'intègrent pas de PCIe 3.0 et qu'il faudra donc les relier au contrôleur intégré au processeur : ce ne devrait pas être un problème sur le futur AMD Kaveri qui devrait disposer comme ses prédécesseurs de 24 lignes PCIe, ça le sera plus sur LGA 1150 puisque Haswell ne gère que 16 lignes PCIe et utiliser une seule ligne du CPU reviendrait à passer le premier port PCIe de x16 à x8 et le second de x8 à x4 (et donc x8/x4 au lieu de x8/x8). Pour ne pas amputer de lignes aux ports PCIe 3.0 de la carte mère les constructeurs devront donc intégrer un pont PCie transformant deux lignes 2.0 issues du chipset en une ligne 3.0 sur cette plate-forme, une complexité qui on l'espère incitera les fabricants de contrôleurs additionnels à mettre au point des puces nécessitant deux lignes PCIe 2.0 !